為什么功率模塊內(nèi)部有門極電阻？你知道嗎？

十月金秋轉(zhuǎn)眼又接近尾聲了，不知從什么時候感覺時間真的不夠用，也許是年少時感覺時間很充足，身上的責任很少，無所謂時間飛快的腳步。而如今已過而立的年紀，生活和工作都不像以前想的那么簡單，所以努力與時間賽跑，希望自己能夠不負韶華。

今天我們來聊一聊“為什么功率模塊內(nèi)部有門極電阻？”，這個我們在進行門極驅(qū)動設(shè)計時經(jīng)常會被提醒不要忽略的參數(shù)。

01、前言

模塊內(nèi)部電阻Rg,int被提及最多的地方，便是在設(shè)計門極驅(qū)動時，要求我們不要忽略這個參數(shù)。

那為什么需要在模塊內(nèi)部增加門極電阻呢？我們經(jīng)常談及的便是，為了實現(xiàn)模塊內(nèi)部多芯片之間的均流。

確實，為了滿足大電流的需求，模塊內(nèi)部通過多芯片并聯(lián)來實現(xiàn)，就像系統(tǒng)設(shè)計中通過多模塊并聯(lián)來實現(xiàn)大電流等級一樣，均流一直是被重視的因素。我們可以看到，不同模塊的內(nèi)部門極電阻都不太一樣，它們是和什么相關(guān)呢？接下來我們就來聊一聊。

02、內(nèi)部門極電阻Rg,int

作為電力電子核心的“開關(guān)”器件，動態(tài)行為的優(yōu)化是模塊研發(fā)較為重要的任務(wù)之一，必須在開關(guān)損耗、電流和電壓峰值以及電磁兼容性（EMC）之間找到合理的權(quán)衡。

我們在模塊應(yīng)用的過程中，各種振蕩是比較頭疼的問題，解決振蕩的過程可以說是痛并快樂著。而基本是多芯片并聯(lián)的模塊中，由于封裝的寄生電感和電容和所用半導(dǎo)體芯片特性，寄生振蕩同樣是多種多樣，例如自激振蕩，差模振蕩，PETT（等離子提取傳輸時間）振蕩和IMPATT（碰撞雪崩和渡越時間）振蕩等等，振蕩頻率通常在5MHz到100MHz之間，也有幾百MHz的情況。特別是在開關(guān)過程中，這些振蕩可能會惡化EMC，導(dǎo)致模塊出現(xiàn)故障，例如門極過電壓失效（如下圖）等。

考慮到各種寄生參數(shù)，內(nèi)部門極電阻只能作為其中一個可確定的可變參數(shù)，從而起到調(diào)和作用。但是內(nèi)部門極電阻的存在必定會占據(jù)DBC的空間，就目前可以說是“寸土寸金”的DBC上，最好是不需要添加門極電阻。

為了更好地了解它的作用，下面我們結(jié)合賽米控早前的一篇文獻“Igor Kasko,?SiC MOS Power Module in Direct Pressed Die ?Technology and some Challenges for Implementation”來了解下。它主要是在結(jié)合DPD技術(shù)的前提下，為了模塊的裝配最好是不要在DBC存在門極電阻。

什么是DPD（Direct Pressed Die）,可以參考前段時間的文章，

在開關(guān)器件或者短路時，MOSFET工作在飽和區(qū)域，漏極電流由柵極電壓控制，根據(jù)MOSFET的跨到gfs和寄生電容Cgs、Cds、Cdg以及封裝的寄生電感來進行研究。每個MOSFET芯片可以等效為下圖，

以兩個芯片并聯(lián)為例，回路可以等效為下圖，

文獻中主要比較了傳統(tǒng)綁定線和DPD兩種互連技術(shù)的寄生電感差異，所以對基于6芯片并聯(lián)的相同模塊封裝，理由ANSYS Q3D對其LD,LS和LG進行了參數(shù)提取。

可以看到，采用DPD技術(shù)的寄生電感有著明顯的降低，特別是LD和LS。這里給定的電感并不是并聯(lián)芯片之間點對點連接部分的電感，而是模擬了兩個獨立封閉網(wǎng)絡(luò)的自感和互感，計算了三個總電感，使LD+LG是漏極和門極環(huán)路的電感，LS+LG是門極和源極環(huán)路的電感，LG是兩個環(huán)路的耦合電感。這樣在LD、LS和LG之間就不需要額外地表征額外的耦合電感。文章中采用了一種利用節(jié)點分析自動生成等效電路的系統(tǒng)矩陣的算法，尋找最小的Rg,int以獲得穩(wěn)定行為。

首先，在固定的CDS的情況下，研究最小Rg,int和CDS/CDG的關(guān)系。

可以看出，所需最小Rg,int隨著CDS/CDG的增大而增大，并且在相同CDS/CDG的情況下，采用DPD技術(shù)的模塊每個芯片所需要的柵極電阻要低于采用綁定線的模塊（主要原因還是采用DPD的寄生電感較低）。

同時也研究了最小Rg,int和CGS和gfs的關(guān)系，

可以看出，最小必要的Rg,int隨著CGS的增加、gfs的減少和芯片數(shù)量的減少而減小。

內(nèi)部門極電阻的存在方式：集成在芯片中和額外的在DBC上進行配置。

對于較小的內(nèi)部門極電阻可以更容易地集成在芯片中，并且不會明顯地影響芯片性能。如果額外地在DBC上添加，首先優(yōu)化和調(diào)整相對容易，但是需要占據(jù)DBC的空間，增加模塊的復(fù)雜性，降低可靠性。

03、小結(jié)

今天主要聊的是平時一直接觸但很少深入了解的一個參數(shù)模塊內(nèi)部門極電阻，從自激振蕩出發(fā)了解最小門極電阻Rg,int和芯片寄生電容、電感和跨導(dǎo)之間的關(guān)系。

最小必要的Rg,int隨著CDS/CDG的增加、CGS的增加、gfs的減少和芯片數(shù)量的減少而減小。

所以，不同的封裝，不同的芯片廠家，不同的芯片配置，導(dǎo)致我們在不同模塊的規(guī)格書中看到的內(nèi)部柵極電阻都不盡相同。但從靈活性而言，模塊內(nèi)部的柵極電阻越小，外部可調(diào)節(jié)的范圍越大，畢竟最小的門極電阻決定了最大的開關(guān)速度，從而決定了最小的開關(guān)損耗。

今天的內(nèi)容希望你們能夠喜歡！