AMD退出CPLD市場(chǎng)？

1月18日，AMD在官網(wǎng)宣布，由于運(yùn)行率下降和供應(yīng)商可持續(xù)性原因，AMD將停產(chǎn)多款目前提供的可編程邏輯器件產(chǎn)品（CPLD和FPGA），包括所有 CoolRunner 和 CoolRunner II CPLD，以及 Spartan II 和 Spartan 3 FPGA。

停產(chǎn)的這些產(chǎn)品系列基本上都是20年前發(fā)布的成熟產(chǎn)品，CoolRunner發(fā)布于2002年，舊的Spartan II 和 3 FPGA分別發(fā)布于2000年和2003年，長(zhǎng)達(dá)二十年的產(chǎn)品生命周期，在風(fēng)云變幻的電子領(lǐng)域已經(jīng)算是常青樹(shù)了。

就電子元器件而言，今天的消費(fèi)市場(chǎng)飛速發(fā)展導(dǎo)致標(biāo)準(zhǔn)的芯片的生命周期越來(lái)越短。現(xiàn)在典型的生命周期是三年左右，包括導(dǎo)入期，成熟期和衰退期，最終宣布停產(chǎn)。

半導(dǎo)體制造廠商會(huì)定期宣布問(wèn)世時(shí)間較長(zhǎng)產(chǎn)品的停產(chǎn)計(jì)劃，以便他們把有限的資源轉(zhuǎn)向最新技術(shù)的新產(chǎn)品研發(fā)和導(dǎo)入。歐美原廠對(duì)物料的停產(chǎn)，肯定會(huì)對(duì)原有需求帶來(lái)沖擊，造成一定時(shí)間的短缺。

對(duì)于AMD來(lái)說(shuō)，一方面對(duì)一些具備差異化和增長(zhǎng)性的領(lǐng)域，保持內(nèi)部產(chǎn)能的擴(kuò)大，比如核心的AI算力GPU、CPU以及高端的Zynq系列產(chǎn)品，另一方面，調(diào)整產(chǎn)品結(jié)構(gòu)，對(duì)于一些賺錢(qián)不那么多的領(lǐng)域逐漸邊緣化，甚至逐漸淘汰停產(chǎn)。另一個(gè)原因是，CPLD屬于AMD收購(gòu)的Xilinx的原有產(chǎn)品，對(duì)其進(jìn)行策略調(diào)整是很正常的選擇。

我想還有一個(gè)原因，是近些年我國(guó)的國(guó)產(chǎn)CPLD產(chǎn)品越來(lái)越成熟，在價(jià)格上與海外原廠激烈競(jìng)爭(zhēng)，導(dǎo)致產(chǎn)品毛利急劇下降，Xilinx的平均毛利在70%左右，而歐美芯片原廠的策略慣例是在毛利低于50%的時(shí)候，就要考慮停產(chǎn)淘汰了。

雖然AMD停產(chǎn)了CPLD產(chǎn)品，但是并不意味著CPLD市場(chǎng)消失了，只能說(shuō)是AMD成本太高不玩了，將市場(chǎng)和客戶留給了剩下的眾多玩家?？蛻羝鋵?shí)也不用太擔(dān)心，CPLD的國(guó)產(chǎn)替代已經(jīng)做到了非常順滑的程度。

CPLD全英文名稱為Complex Programming logic device，中文為復(fù)雜可編程邏輯器件。CPLD采用CMOS EPROM、EEPROM、快閃存儲(chǔ)器和SRAM等編程技術(shù)，從而構(gòu)成了高密度、高速度和低功耗的可編程邏輯器件。

由于CPLD和FPGA結(jié)構(gòu)上的差異，具有各自的特點(diǎn)：

1）、CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合于完成時(shí)序邏輯。換句話說(shuō)，F(xiàn)PGA更適合于觸發(fā)器豐富的結(jié)構(gòu)，而CPLD更適合于觸發(fā)器有限而乘積項(xiàng)豐富的結(jié)構(gòu)。

2）、CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測(cè)的，而FPGA的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測(cè)性。

3）、在編程上FPGA比CPLD具有更大的靈活性。CPLD通過(guò)修改具有固定內(nèi)連電路的邏輯功能來(lái)編程，F(xiàn)PGA主要通過(guò)改變內(nèi)部連線的布線來(lái)編程；FPGA可在邏輯門(mén)下編程，而CPLD是在邏輯塊下編程。

4）、FPGA的集成度比CPLD高，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。

5）、CPLD比FPGA使用起來(lái)更方便。CPLD的編程采用E2PROM或FASTFLASH技術(shù)，無(wú)需外部存儲(chǔ)器芯片，使用簡(jiǎn)單。而FPGA的編程信息需存放在外部存儲(chǔ)器上，使用方法復(fù)雜。

6）、CPLD的速度比FPGA快，并且具有較大的時(shí)間可預(yù)測(cè)性。這是由于FPGA是門(mén)級(jí)編程，并且CLB之間采用分布式互聯(lián)，而CPLD是邏輯塊級(jí)編程，并且其邏輯塊之間的互聯(lián)是集中式的。

7）、在編程方式上，CPLD主要是基于E2PROM或FLASH存儲(chǔ)器編程，編程次數(shù)可達(dá)1萬(wàn)次，優(yōu)點(diǎn)是系統(tǒng)斷電時(shí)編程信息也不丟失。FPGA大部分是基于SRAM編程，編程信息在系統(tǒng)斷電時(shí)丟失，每次上電時(shí)，需從器件外部將編程數(shù)據(jù)重新寫(xiě)入SRAM中。其優(yōu)點(diǎn)是可以編程任意次，可在工作中快速編程，從而實(shí)現(xiàn)板級(jí)和系統(tǒng)級(jí)的動(dòng)態(tài)配置。

8）、CPLD保密性好，F(xiàn)PGA保密性差。

9）、一般情況下，CPLD的功耗要比FPGA大，且集成度越高越明顯。

提到CPLD，不得不提到Altera的MAX II系列。Altera MAX II系列自2004年7月開(kāi)始發(fā)售以來(lái)，世界范圍內(nèi)已經(jīng)有數(shù)千個(gè)客戶在使用該系列器件。MAX II系列具有每I/O引腳最低的成本，可以集成在新的、價(jià)格敏感、大批量產(chǎn)品應(yīng)用中，例如消費(fèi)類、通信、工業(yè)、計(jì)算類以及汽車市場(chǎng)等。

從用戶的角度來(lái)看，Altera MAX II系列性價(jià)比不錯(cuò)，成為CPLD的主流器件，在國(guó)內(nèi)也得到了廣泛的應(yīng)用，其實(shí)其在國(guó)內(nèi)的市場(chǎng)份額要超過(guò)Xilinx的CPLD產(chǎn)品。

2015年，Altera被Intel公司收購(gòu)以后，產(chǎn)品戰(zhàn)略產(chǎn)生了一定的偏移，逐漸向高毛利產(chǎn)品靠攏，導(dǎo)致其低端CPLD也經(jīng)常出現(xiàn)缺貨現(xiàn)象。在國(guó)產(chǎn)CPLD強(qiáng)大的競(jìng)爭(zhēng)壓力下，Altera會(huì)不會(huì)緊隨AMD退出CPLD市場(chǎng)，也是值得玩味和期待的。

對(duì)于我們這些國(guó)產(chǎn)廠商來(lái)說(shuō)，可以搶食巨頭留下的蛋糕，當(dāng)然是個(gè)好消息。?