芯片垂直堆疊的優(yōu)勢在哪里？

知識星球（星球名：芯片制造與封測技術社區(qū)，星球號：63559049）里的學員問：既然有傳統(tǒng)的打線封裝，為什么還要使用2.5D,3D IC封裝，優(yōu)勢在哪里？

什么是wire bonding（打線）？

Wire bonding 是用細金線等將芯片上的焊盤與封裝基板上的引腳進行電氣連接。一般的過程為第一點焊接==》拉線==》第二點焊接==》焊線切斷等步驟。

什么是垂直堆疊？

wire bonding是一種平面的封裝方式。垂直堆疊一般是通過TSV轉換板，TGV轉換板進行的，在Z軸方向的堆疊。

wire bonding的缺點？

1，由于Wire Bonding采用的是水平引線連接，信號需要通過較長的導線進行傳輸，這會增加信號的傳輸路徑，從而導致信號延遲增大。

2，信號傳輸距離長，導致功耗增加，尤其是在高性能應用中更為顯著。

3，占用的面積過大，不適用于高集成度的封裝方式。

4，可靠性低，在熱循環(huán)，振動等外部因素的影響下發(fā)生金線的松動或脫落而以TSV,TGV為主的垂直堆疊則很好地解決了上述問題。

歡迎加入我的半導體制造知識星球社區(qū)，目前社區(qū)有1900人左右。在這里會針對學員問題答疑解惑，上千個半導體行業(yè)資料共享，內容比文章豐富很多很多，適合快速提升半導體制造能力，介紹如下：? ? ?《歡迎加入作者的芯片知識社區(qū)！》