芯耀
2999
本科畢業(yè)直接入行IC，投FPGA崗，陰差陽錯入行DV驗證崗。
此后的一年多時間，從RTL的功能驗證，性能驗證（pv），后仿驗證，到Tapeout后的硅后調(diào)試（support ATE測試）都有參與。
其中和design team，dft team，fpga team，firmware team都有交互，support soc dv（提供對應模塊的初始化激勵），算是經(jīng)歷了一次完整的16nm芯片的項目周期。
之后以此流片項目背書跳槽，現(xiàn)就職于AMD芯片設計工程師。
一、從研究方向的角度來談
首先一切脫離研究方向談論崗位本身都屬于耍流氓（這里只討論數(shù)字邏輯為主體的ASIC，模擬或者混合電路暫不討論）。
1、soc方向
單純的soc互聯(lián)，這種情況下只要flow完備，驗證和設計都不會特別難做，驗證的要求略高，主要是各種應用場景的構建，當然場景也不需要太復雜，復雜場景在IP層面都已經(jīng)全部cover了。
此外，驗證需要給fireware team提供初始化激勵，主要的瓶頸在于server的速度（case跑不完...）。
2、數(shù)據(jù)通路方向
為了提高片上多核系統(tǒng)的傳輸效率，現(xiàn)在會有各種noc（即network on chip，有些公司也將其稱為fabric），借鑒了大量計算機網(wǎng)絡互聯(lián)的思想。
不過大多數(shù)公司都是購買的arm套件（第三方IP），對于設計本身的要求并不是很高，但對于驗證而言基本的功能點都需要cover，這種情況下做驗證可以對整個系統(tǒng)性能有一個整體了解。
如果是自研的noc，那強烈推薦做設計，里面還會涉及到許多一致性的內(nèi)容，非常有意思。
3、low power方向
現(xiàn)在大部分公司都不會引入UPF功耗仿真，dv更多的只是在功能層面驗證，所以如果是low power，設計更好，而且現(xiàn)在low power專家非常搶手，錢途不可限量（消費級芯片中，power 尤為重要）。
4、算法方向
一般都是硬件加速，設計和驗證都不推薦，下一題。
5、cpu方向
如果是cpu core（不管是arm 還是risc-v還是x86）的話，還是做design吧，這方向的dv真的是一言難盡了......
6、gpu方向
這個方向的驗證只推薦性能驗證和指令調(diào)度的模塊，這是個專業(yè)領域了，只會一兩個模塊是沒太多意義的，總體上來說還是推薦設計......
7、各種總線
具體問題具體分析，總得來說這個方向設計和驗證各有千秋，當然pcie和ddr的phy（最復雜的那部分了，涉及到了許多analog的內(nèi)容）大部分公司也都是購買第三方IP。
設計主要精通于時序和鏈路管理的實現(xiàn)，這方面在公司內(nèi)部是具有不可代替性的，驗證主要確保鏈路的正確性和與上游模塊的交互性，如果要扎根高速總線，那么做設計和驗證并沒有太大區(qū)別。
二、從職業(yè)前景的角度
要說天花板（記住，是天花板），那肯定是設計高。
第一，設計能出架構師和項目經(jīng)理的概率比驗證要大很多（從比例上來說），雖然我也見過做pv出身的arch，但真心不多。
第二，雖然驗證也會關心設計，但我們更關心的是功能點和性能，設計的同事除了function和performance 以外，還要關心，面積，功耗，時序路徑，溫度反轉，等等等等，這些東西都是可以換成錢的，而dv做的那些在別人看來更多的是本職工作，驗到了大老板會認為是應該的，驗不到很容易就成了背鍋俠。
第三，在大外企中（比如AMD），能做到senior MTS的，設計和驗證平分秋色，然后到principal MTS的，大概率都是設計出身，驗證出身的同事比例就少的可憐了。
我見過幾個已經(jīng)具備arch能力的dv前輩，奈何就是缺少這樣的一個機會。同樣的de有能做到p9 p10的，然而同檔位的dv最多只能到p8。
但是，同學，我說的這些都是天花板。
我們大部分從業(yè)者，這輩子連dv的天花板都很難夠到，所以說的意義只是理想態(tài)的職業(yè)規(guī)劃。
反正，我目前沒有想過要當arch，要當principal MTS，也沒有想過要當project manager。
大部分糾結天花板的同學，大概率連驗證的天花板都摸不到，就不要去糾結設計的天花板了。
而且，如果教育背景不好看的話，是進不了好的設計公司做設計的，也就是說設計的入門門檻天然高于驗證（A類公司做de的門檻明顯高于dv, 但是薪資的差別非常小，去A類以下設計公司的當我什么都沒說），然而驗證目前尚有進入名企業(yè)的窗口期，我們在考慮天花板的同時，也得考慮一下現(xiàn)實中的性價比和可實現(xiàn)性。
同時，驗證相比設計更關心上層的數(shù)據(jù)流動，意味著dv更容易培養(yǎng)系統(tǒng)視角，啥意思？意味著你不會被具體的模塊被綁定死（de這方面比我們嚴重一些）。
你做了五年pcie設計，大概率以后一輩子都是做pcie的了，但是作為dv而言，情況稍微好點（我承認，dv對于模塊的綁定性是高于dft和pd的），只要做過了一種分層協(xié)議（pCIe Ethernet mipi），就能觸類旁通。
因為我們并不關心時序細節(jié)，debug底層時序本就不是我們的活，可以更快速的切入周圍模塊的學習，可以在更短的時間內(nèi)做到對系統(tǒng)結構的認識，這難道不是進步嗎？
我畢業(yè)兩年多的時間，做了ddr驗證（controller那一部分并非全部），risc-v cpu驗證，soc驗證，之前開啟了×86 cpu的學習和data fabric的驗證，現(xiàn)在轉行到de上。
至少對于絕大部分的從業(yè)者來說，從事de或者dv并不會對生活質量造成本質性的差距。
但如果對于想要入行的同學來說，驗證（或者后端）都是比設計更好的選擇，真的對設計有執(zhí)念的話，之后工作幾年再轉de也未嘗不可。
沒有實際上手，其實還是會摸不準自己更適合設計還是驗證，但現(xiàn)在IC修真院的全流程項目課程，涵蓋了設計、驗證、后端等崗位知識?，F(xiàn)在還有超大力度的雙十一活動！歡迎需要的同學掃碼了解
