芯耀
12
英特爾在工藝制程領域的造詣可謂登峰造極。2003 年，英特爾推出應變硅 90nm 芯片，當時屬于首家，領先業(yè)界三年；2007 年，英特爾生產出高 K 金屬柵極的芯片，三年后業(yè)內其它公司才推出類似產品；英特爾的 32nm 工藝具有“自校準通道”的技術專長，能夠加強連接點的能力，互聯功能對于縮小晶片面積提升密度極其重要的，同樣領先業(yè)界三年。再到 22nm 技術，英特爾在 2011 年成為第一家推出了 FinFET 工藝的廠商，三年后市場上才出現類似產品。英特爾高級院士、技術與制造事業(yè)部制程架構與集成總監(jiān) Mark Bohr 總結，“在過去 15 年中，英特爾在邏輯制程方面推出所有創(chuàng)新都得到了行業(yè)的廣泛采納?！?/p>
摩爾定律已經失效？還會持續(xù)十年
這幾年，英特爾的工藝制程遲遲不做更新，這讓業(yè)界一度懷疑摩爾定律已死。近日，在 “領先?無界”英特爾精尖制造日上，Mark Bohr 給出肯定的回答：摩爾定律繼續(xù)有效?？赡苡腥诉M一步追問：摩爾定律還會持續(xù)多久？Mark Bohr 回答地意味深遠：“如果你在 20 年前問半導體業(yè)內專家，他們會告訴你摩爾定律還能繼續(xù)十年，如果你在 10 年前再問行業(yè)專家，他們還會說十年，現在你問我，我還是會回答十年。我們拿海平面打一個比方，你離海平線越來越近，但它還是不斷往前推進的。”
?
英特爾高級院士、技術與制造事業(yè)部制程架構與集成總監(jiān) Mark Bohr
英特爾原來的產品策略是 Tick-Tock，一年更新一代產品，另一年更新一代工藝，從 14nm 周期開始拉長，14nm 的更新經過了兩年半還多，10nm 花費了三年多。用戶更關心的是英特爾后續(xù)是否回歸到 Tick-Tock 策略上？英特爾公司全球副總裁邏輯技術開發(fā)部聯席總監(jiān)白鵬表示，“關于產品策略，我們每年有一個新產品，也可以說是同一技術，比如 10 納米產品我們有三個 wave（三代產品）出來。從產品策略上不會回到 Tick-Tock。從技術節(jié)奏角度來講，14nm 和 10nm，我們邁的步子比較大一點，所以時間也長一點，還要看具體的技術，我邁多大的步子，這和時間會有關系，我們還是會維持在兩到三年的節(jié)奏?！?/p>
啟用“失寵”的計算公式，揭開真正 10nm 的面紗
晶體管密度一直是工藝制程命名的主要標準，摩爾定律是指每代制程工藝都要讓芯片上的晶體管數量翻一番。縱觀芯片每代創(chuàng)新歷史，業(yè)界一直遵循這一定律，并按前一代制程工藝縮小約 0.7 倍來對新制程節(jié)點命名，這種線性微縮意味著晶體管密度翻番。因此，出現了 90nm、65nm、45nm、32nm——每一代制程節(jié)點都能在給定面積上，容納比前一代多一倍的晶體管。再后來，制程進一步微縮越來越難，一些公司背離了摩爾定律的法則。即使晶體管密度增加很少，或者根本沒有增加，但他們仍繼續(xù)為制程工藝節(jié)點命新名。結果導致這些新的制節(jié)點名稱偏離了摩爾定律曲線的正確位置。
一般我們理解的摩爾定律計算公式是用柵極距乘以最小金屬距，但是這并不包含邏輯單元設計，而邏輯單元設計才會影響真正的晶體管密度。因此英特爾重新啟用曾經流行但一度“失寵”的一個計算公式了，它基于標準邏輯單元的晶體管密度，并包含決定典型設計的多個權重因素。
?
Mark Bohr 解釋，“如果采用這種方式計算，從 45 納米到 32 納米一路到 14 納米、10 納米，英特爾密度的提升是非常明顯的，14 納米和 10 納米我們做到的密度提升要比之前做的更多一些。這些 14 納米和 10 納米之所以做到密度更多的提升是因為用了超微縮技術，使得我們在密度上得到更大優(yōu)化，分別為 2.5 倍和 2.7 倍。通過超微縮技術，10 納米將能夠做到 7.6 平方毫米，這是一個 0.43 的系數。所以也意味著能耗功耗更低，密度和性能得到了提升?！?/p>
關于這一公式，筆者最大的疑惑就是出處在哪里？是否具有權威性？Mark Bohr 的回答是，“這不是英特爾新創(chuàng)立的公式，而是存在很多年的，而且我們的客戶也呼吁我們站出來對摩爾定律做出解釋?！?/p>
10nm、22FFL 制程亮相，英特爾領先業(yè)界三年
本次發(fā)布會的亮點要屬 10nm 和 22FFL 制程的閃亮登場。
英特爾 10 納米制程的最小柵極間距從 70 納米縮小至 54 納米，且最小金屬間距從 52 納米縮小至 36 納米。尺寸的縮小使得邏輯晶體管密度可達到每平方毫米 1.008 億個晶體管，是之前英特爾 14 納米制程的 2.7 倍，大約是業(yè)界其他“10 納米”制程的 2 倍。
相比之前的 14 納米制程，英特爾 10 納米制程提升高達 25%的性能和降低 45%的功耗。相比業(yè)界其他所謂的“10 納米”，英特爾 10 納米制程也有顯著的領先性能。全新增強版的 10 納米制程——10++，則可將性能再提升 15%或將功耗再降低 30%。
和友商制程進行對比
基于多年 22 納米 /14 納米的制造經驗，英特爾推出了稱為 22FFL（FinFET 低功耗）的全新工藝。該工藝提供結合高性能和超低功耗的晶體管，及簡化的互連與設計規(guī)則，能夠為低功耗及移動產品提供通用的 FinFET 設計平臺。與先前的 22GP（通用）技術相比，全新 22FFL 技術的漏電量最多可減少 100 倍。22FFL 工藝還可達到與英特爾 14 納米晶體管相同的驅動電流，同時實現比業(yè)界 28 納米 /22 納米平面技術更高的面積微縮。
聯手 ARM 進行晶圓代工：“老虎”要發(fā)威了
英特爾要做晶圓代工，這個消息已經讓業(yè)界很震驚，而且合作伙伴還是 ARM，其中最新發(fā)布的 10nm CPU 測試芯片流片還具有先進的 ARM CPU 內核，英特爾把 ARMCortex A75 放到英特爾標準的晶圓代工的流程當中，使用標準的行業(yè)設計實現，電子設計自動化 Place and Route 工具和流程，性能高達 3GHz 以上。其中 IP 由 ARM 提供，只花了 14 周時間就完成了 RTL 到首個流片。同時，ARM 在開發(fā)高性能的存儲器、邏輯單元和 CPU POP 套件，以進一步擴展下一代 ARM CPU 在英特爾 10nm 技術上的性能水平。
按照商業(yè)邏輯，ARM 和英特爾應該是競爭對手關系，他們的聯手有著怎樣的意義？英特爾公司技術與制造事業(yè)部副總裁、晶圓代工業(yè)務聯席總經理 Zane Ball 解釋，“第一，所有客戶都希望產品上市時間縮短，這就要求代工非常標準化，非常高效，我們設計自動化的平臺要非常有效地和整個生態(tài)系統(tǒng)能夠配合起來。我們需要一個強有力的知識產權生態(tài)鏈，這樣使得我們在整個的晶圓制造行業(yè)里面，讓企業(yè)可以相互配合；第二，所有客戶都要低能耗，不管是 14nm、22nm，還是 10nm，所有企業(yè)都希望看到單元面積減小，尺寸減小，功耗降低。因此，功耗和性能比極其重要，這也意味著很多市場非常重視的 IP。英特爾和 ARM 之間形成合作伙伴關系，把 ARMCortex A75 放到英特爾標準的晶圓代工的流程當中，所以整個流程是標準化的?！?/p>
英特爾公司技術與制造事業(yè)部副總裁晶圓代工業(yè)務聯席總經理 Zane A.Ball
英特爾為什么要做晶圓代工？英特爾公司全球副總裁兼中國區(qū)總裁楊旭只回答了一句話：“老虎不說話，以為是病貓。”說這句話的底氣是英特爾的精尖制造實力，筆者不想多講，只想分析一下晶圓代工和自身產品的發(fā)展平衡。有兩點個問題：一是有在競爭關系的公司都讓同一晶圓廠來做是否合理？Zane Ball 表示，“我們愿意合作，要讓這樣的合作能夠做成。第一，我們要明確的保護知識產權，我們有非常廣泛的信息系統(tǒng)，代工廠的業(yè)務集團和其他的業(yè)務集團是不一樣的。第二，客戶在供應方面會獲得優(yōu)先，同時在流程方面也會有平等的、透明的安排。所以這是一個非常明確的公司內部政策來處理代工業(yè)務，不會有障礙。”二是開放尖端代工業(yè)務對自身 CPU 有沒有影響，是否需要適當放緩代工？Zane Ball 指出，“我們的策略是非常簡單的，我們不斷的在技術上推陳出新，和我們客戶保持同步的增長，滿足他們的需求，盡可能快的發(fā)展我們的業(yè)務。所以，我們不會有任何顧慮是不是要適當減緩我們發(fā)展的步驟，我們開足馬力，全力以赴用我們的技術和創(chuàng)新為客戶服務、為市場服務，盡可能快的發(fā)展。”
與非網原創(chuàng)報道，未經允許，不得轉載！
?
