數(shù)字電路の門電路（1）

上述電路邏輯電平與真值表

缺點(diǎn)：輸出的高、低電平與輸入的高、低電平數(shù)值不相等，差一個(gè)二極管的正向導(dǎo)通壓降，如果把這個(gè)輸出作為下一級(jí)門的輸入信號(hào)，將發(fā)生信號(hào)高、低電平的偏移；另外，當(dāng)輸出端對地接上負(fù)載電阻，負(fù)載電阻的改變有時(shí)會(huì)影響輸出的高電平。

2.2 二極管或門電路

最簡單的二極管或門電路

上述電路邏輯電平與真值表

三 . CMOS 門電路

CMOS 集成電路中，以金屬 - 氧化物 - 半導(dǎo)體場效應(yīng)晶體管（Metal-Oxide-Semiconductor Field-Effect Transistor，簡稱 MOS 管）作為開關(guān)器件。

3.1 MOS 管的結(jié)構(gòu)和工作原理

用 P 型襯底（圖中 B），制作兩個(gè)高摻雜濃度的 N 型區(qū)，形成 MOS 管的源極 S（Source）和漏極 D（Drain），另外一個(gè)電極柵極 G（Gain），通常用金屬鋁或多晶硅制作。

在 D 和 S 極上加上電壓 Vds，設(shè)置 Vgs=0，D 和 S 之間不導(dǎo)通，Id=0；

在 D 和 S 極上加上電壓 Vds，設(shè)置 Vgs>Vgs(th)，由于柵極和襯底之間的電場吸引，使襯底中的少數(shù)載流子 - 電子聚集到柵極下面的襯底表面，形成一個(gè) N 型的反型層，這個(gè)反型層就構(gòu)成了 D 和 S 之間的導(dǎo)電溝道，于是就有 ID 流通，這個(gè) Vgs(th)成為 MOS 管的開啟電壓。

隨著 Vgs 的增大，導(dǎo)電溝道的截面積增大，所以 Id 會(huì)增大，也就是可以通過 Vgs 控制 Id 的大小。

為防止有電流從襯底流到 S 極和導(dǎo)電溝道，一般將襯底和源極接在一起，或者接到系統(tǒng)最低電位上。

3.2 MOS 管的輸入輸出特性

如下是 MOS 管的共源接法，GS 作為輸入，DS 作為輸出。

右邊的圖稱為 MOS 的輸出特性曲線，也叫 MOS 管的漏極特性曲線，有三個(gè)工作區(qū)域，截止區(qū)，可變電阻區(qū)，恒流區(qū)。

1、截止區(qū)，Vgs<Vgs(th)時(shí)，D 和 S 之間沒有導(dǎo)電溝道，Id=0，DS 之間的內(nèi)阻非常大，可達(dá)Ω以上，曲線上 Vgs<Vgs(th)的區(qū)域稱為截止區(qū)。

2、當(dāng) Vgs>Vgs(th)后，D 和 S 之間出現(xiàn)導(dǎo)電溝道，有 ID 產(chǎn)生，可以分為兩個(gè)區(qū)，一個(gè)是可變電阻區(qū)，見上圖虛線左邊區(qū)域，在這個(gè)區(qū)域內(nèi)，當(dāng) Vgs 一定時(shí)，ID 和 Vds 之比近似等于一個(gè)常數(shù)，類似于線性電阻。等效電阻的大小和 Vgs 的大小有關(guān)，當(dāng) Vds≈0 時(shí)，ID 和 Vgs 有如下的關(guān)系：

這個(gè)公式表面，Vgs>>Vgs(th)時(shí)，Ron 近似于 Vgs 成反比。

3、在虛線的右邊，叫作恒流區(qū)。恒流區(qū)的 ID 由 Vgs 決定，Vds 變化對 ID 影響很小。此時(shí) ID 和 Vgs 有如下的關(guān)系：

其中 IDS 是 Vgs=2Vgs(th)時(shí) ID 的值，這個(gè)公式表明，Vgs>>Vgs(th)時(shí)，ID 與 Vgs 的平方成正比。

表明 ID 與 Vgs 關(guān)系的曲線叫 MOS 管的轉(zhuǎn)移特性曲線。

3.3 MOS 管的基本開關(guān)電路

當(dāng) Vi<Vgs(th)時(shí)，MOS 管工作在截止區(qū)， 負(fù)載電阻 RD 遠(yuǎn)遠(yuǎn)小于 MOS 管的截止內(nèi)阻 Roff，輸出端即為高電平 Voh，Voh≈VDD；

當(dāng) Vi>Vgs(th)并且 Vds 在較高的情況下，MOS 管工作在恒流區(qū)，隨著 Vi 增加，ID 增加，Vo 減小，這時(shí)候電路工作在放大狀態(tài)。

隨著 Vi 的繼續(xù)增大，MOS 管的導(dǎo)通電阻 Ron 變的很小（一般在 1KΩ以內(nèi)，小的可以到 mΩ級(jí)別），RD>>Ron 時(shí)，輸出端為低電平 Vol，Vol≈0。

在什么條件下，上述 MOS 管可以近似地看作一個(gè)理想開關(guān)？

1. 在 MOS 管關(guān)閉狀態(tài)，即 Vi<Vgs(th)時(shí)，MOS 管截止內(nèi)阻 Roff 需要足夠大，Roff>>RD；

2. 在 MOS 管開啟狀態(tài)，一個(gè)是 Vi>>Vgs(th)（Vi 不能超過 MOS 管 Vgs 最大值），MOS 管的導(dǎo)通內(nèi)阻 Ron 足夠小，Ron?RD；

3.4 MOS 管的開關(guān)等效電路

3.5 MOS 管的 4 種類型

NMOS 和 PMOS 管各有增強(qiáng)型和耗盡型，所以共有 4 種類型。目前在電子產(chǎn)品中，使用最多的是增強(qiáng)型 NMOS，其次是增強(qiáng)型 PMOS，耗盡型幾乎不用。

對于耗盡型 NMOS 管，Vgs=0 時(shí)，D 和 S 之間就有導(dǎo)電溝道，Vgs 為正時(shí)，導(dǎo)電溝道變寬，ID 增大；Vgs 為負(fù)時(shí)，導(dǎo)電溝道變窄，ID 減小，當(dāng) Vgs 小于某一個(gè)負(fù)電壓值 Vgs(off)時(shí)，導(dǎo)電溝道才消失，MOS 管截止關(guān)閉。Vgs(off)稱為耗盡型 NMOS 管的夾斷電壓。

對于耗盡型 PMOS，Vgs=0 時(shí)，D 和 S 之間就有導(dǎo)電溝道，Vgs 為負(fù)時(shí)，導(dǎo)電溝道變寬，ID 增大；Vgs 為正時(shí)，導(dǎo)電溝道變窄，ID 變小，當(dāng) Vgs 的正電壓大于夾斷電壓 Vgs(off)時(shí)，導(dǎo)電溝道消失，MOS 管截止。

4.2 電壓傳輸特性和電流傳輸特性

假如 T1 和 T2 的閾值電壓、導(dǎo)通內(nèi)阻 Ron 和截止內(nèi)阻 Roff 都一樣，輸出電壓與輸入電壓的曲線如下

在 AB 段，T1 導(dǎo)通，T2 截止，輸出為 VDD；

在 BC 段，T1 和 T2 同時(shí)導(dǎo)通，因?yàn)榧僭O(shè)的 T1 和 T2 參數(shù)一樣，在輸入為 1/2VDD 時(shí)，輸出也為 1/2VDD；

在 CD 段，T1 截止，T2 導(dǎo)通，輸出為 0；

ID 電流也是一樣，在 AB 和 CD 段，有一個(gè)管子截止，因截止內(nèi)阻很高，所以 ID 幾乎為 0；在 1/2VDD 時(shí)，ID 的電流最大。

如下是輸入特性曲線，結(jié)合上面，可以看出，在 -Vdf<Vi<VDD+Vdf 時(shí)，i≈0；當(dāng) Vi>VDD+Vdf 或者 Vi<-Vdf 的時(shí)，電流 i 的絕對值隨著 Vi 的絕對值增加迅速增大，電流的絕對值由輸入信號(hào)的電壓和內(nèi)阻決定。

5.2 輸出特性

低電平輸出其實(shí)是 VDD 通過 RL 對 CMOS 端口的灌電流，高電平輸出其實(shí)是 CMOS 輸出對負(fù)載 RL 的拉電流。

5.2.1 低電平輸出特性

在負(fù)載 RL 一定時(shí)，也就是 IOL 一定時(shí)，隨著 VDD 的增加，MOD 管的導(dǎo)通壓降會(huì)減小，Vol 的值減小。（Vol 的值可以看做 VDD 落在 RL 和 MOS 管 Ron 之間的分壓，當(dāng) Ron 越小時(shí)，Vol 自然變小。）

在 VDD 一定時(shí)，也就是 MOS 管的導(dǎo)通內(nèi)阻 Ron 一定時(shí)，隨著負(fù)載 RL 的減小，也就是 IOL 的增大，Vol 的值會(huì)增大。（Vol 的值可以看做 VDD 落在 RL 和 MOS 管 Ron 之間的分壓，當(dāng) RL 越小時(shí)，Vol 自然增大。

5.2.2 高電平輸出特性

如下，MOS 管輸出 Voh 是 VDD 減去 MOS 管的導(dǎo)通壓降。

在 MOS 管的輸入 VDD 一定時(shí)，也就是 MOS 管的導(dǎo)通內(nèi)阻一定，隨著負(fù)載電流的增大，MOS 管的導(dǎo)通壓降增大，Voh 下降。（這個(gè)理解為：在輸出空載時(shí)，輸出可以保持穩(wěn)定，但是隨著負(fù)載電流的增大，輸出不足以支撐這個(gè)負(fù)載，所以輸出會(huì)下降）

在負(fù)載電流 IOH 一定時(shí)，隨著 MOS 管的 Vsg 增大，MOS 管的導(dǎo)通內(nèi)阻減小，Voh 增大。（這個(gè)可以理解為：負(fù)載是不變的，理想狀態(tài)下，MOS 管輸出是穩(wěn)定的，但是 MOS 管會(huì)有導(dǎo)通損耗，MOS 管的導(dǎo)通內(nèi)阻越小，導(dǎo)通損耗越小，所以 Voh 越高，如果 MOS 管的導(dǎo)通內(nèi)阻越大，即導(dǎo)通損耗越大，所以 Voh 越低）

6.2?交流噪聲容限

七 . 其他類型 CMOS 門電路?

7.1 CMOS 與非門

A=B=0，T1 和 T3 導(dǎo)通，T2 和 T4 截止，Y=1；

A=1，B=0，T1 截止，T2 導(dǎo)通，T3 導(dǎo)通，T4 截止，Y=1；

A=0，B=1，T1 導(dǎo)通，T2 截止，T3 截止，T4 導(dǎo)通，Y =1；

A=B=1，T1 和 T3 截止，T2 和 T4 導(dǎo)通，Y=0；

綜上會(huì)得到 Y=（AB）'

7.2 CMOS 或非門

7.3 漏極開路（OD 門）

線與邏輯：將幾個(gè) OD 的輸出端直接相連可實(shí)現(xiàn)線與。

Y=Y1*Y2=(AB)'(CD)'=(AB+CD)'

7.4 CMOS 傳輸門

C=0，C'=1，T1 和 T2 截止。

C=1，C'=0，T1 和 T2 導(dǎo)通。

下面是用反相器和傳輸門組成的異或門電路。

由上圖可知：