芯耀
245
在于新竹舉辦的2021年IEEE VLSI-TSA會(huì)議上，半導(dǎo)體研究中心發(fā)表了首個(gè)基于Ge溝道納米片GAA晶體管工藝的CMOS反相器器件，并演示了其電特性，相關(guān)研究有望在臺(tái)積電2nmGAA工藝上得到落地應(yīng)用。
研究背景
目前，單溝道或多溝道堆疊的GAA環(huán)柵納米片和納米線結(jié)構(gòu)*晶體管在亞5nm技術(shù)節(jié)點(diǎn)上備受矚目，主要的集成電路制造廠都公布了相應(yīng)的技術(shù)發(fā)展規(guī)劃。GAA晶體管結(jié)構(gòu)提供了優(yōu)良的靜電特性和短通道控制，NWs（nanowires，下同）或NSs（nanosheets，下同）的堆疊增加了載流子通量和電流大小。
在研究領(lǐng)域，GAA晶體管相關(guān)研究已經(jīng)開展數(shù)年，除傳統(tǒng)Si材料溝道外，通過對(duì)SiGe、Ge、GeSn和InGaAs等新材料溝道進(jìn)行堆疊的場效應(yīng)晶體管相關(guān)研究皆有報(bào)道。
半導(dǎo)體研究中心（TSRI）團(tuán)隊(duì)在制備晶體管陣列的基礎(chǔ)上，完成了首個(gè)由Ge溝道n/p型晶體管組成的CMOS反相器，相關(guān)成果以“The First Ge Nanosheets GAAFET CMOS Inverters Fabricated by 2D Ge/Si Multilayer Epitaxy, Ge/Si Selective Etching”發(fā)表于2021年超大規(guī)模集成電路技術(shù)系統(tǒng)與應(yīng)用國際研討會(huì)（VLSI-TSA, 2021 International Symposium on VLSI Technology, Systems and Applications），朱俊霖為第一作者，羅廣禮教授為通訊作者。
*GAA，GAA（Gate-All-Around）指晶體管溝道被柵極所包圍的晶體管結(jié)構(gòu)，nanowire、nanosheet、nanoribbon等晶體管結(jié)構(gòu)都屬于GAA的一種。*nanosheet、nanowire，皆為納米材料結(jié)構(gòu)，在晶體管中用于描述溝道形狀，由材料長寬參數(shù)的不同而有著不同的命名。
研究內(nèi)容
實(shí)驗(yàn)團(tuán)隊(duì)在8英寸SOI晶圓上成功制備由三層Ge溝道堆疊GAA晶體管，并首次成功演示了具有功能的Ge納米片CMOS逆變器，電壓增益達(dá)到25V/V。在制造過程中涉及的關(guān)鍵工藝步驟是2D Ge/Si多層外延工藝、在60°C兆聲攪動(dòng)條件下使用四甲基氫氧化銨的Ge上選擇性硅刻蝕工藝，以及S/D金屬化優(yōu)化工藝。
晶體管制備主要過程
不同工藝步驟下的NSs晶體管
滑動(dòng)查看退火處理前后的晶體管TEM形貌圖
采用TiN/Y203柵極工藝制備的電容器C-V特性
滑動(dòng)查看P型和n型晶體管的Id-Vg曲線
輸入輸出端電壓測量結(jié)果
S/D金屬化CMOS反相器的俯視SEM形貌
前景展望
GAA晶體管已被各大晶圓廠視為新的器件結(jié)構(gòu)，而在硅基溝道中摻雜Ge材料的技術(shù)也已經(jīng)在現(xiàn)有最先進(jìn)制程的FinFET器件中得到應(yīng)用， TRSI將新型器件與新材料相結(jié)合，實(shí)現(xiàn)了Ge基溝道的NSs-GAA器件的制備并實(shí)現(xiàn)了CMOS功能的演示，該機(jī)構(gòu)還與日本產(chǎn)業(yè)技術(shù)綜合研究所一同合作進(jìn)行CFET器件*的聯(lián)合攻關(guān)，其研究成果有望在臺(tái)積電等新竹集成電路企業(yè)得到落地應(yīng)用。
*CFET器件，在GAA技術(shù)基礎(chǔ)上更進(jìn)一步的新型器件。
團(tuán)隊(duì)介紹
半導(dǎo)體研究中心（Semiconductor Research Institute），是由芯片系統(tǒng)設(shè)計(jì)中心（CIC）與納米元件實(shí)驗(yàn)室（NDL）規(guī)劃合并的半導(dǎo)體研究機(jī)構(gòu)，2019年1月正式揭牌，也是全球首個(gè)整合集成電路設(shè)計(jì)、芯片下線制造及半導(dǎo)體元件工藝研究的科技研發(fā)中心。
論文原文鏈接：
https://ieeexplore.ieee.org/document/9440077
