在射頻領(lǐng)域,一般都是單端器件,走單端線;在數(shù)字硬件,走速率高的線,一般都是差分線。
而且那些高速串口信號傳輸速率越來越高,10GSPS已經(jīng)變得很尋常。
而當(dāng)你布線的時候,可能不得不打個過孔,從TOP面穿到BOTTOM面;可能還需要差分線尺寸,以能進(jìn)入FPGA區(qū)域;又或者你需要把線走成彎彎曲曲的,以滿足等長要求。
作為一個射頻工程師,看到按以上操作布出來的差分線,心里是很犯嘀咕的。這個性能能好么?
把布線導(dǎo)入ADS進(jìn)行版圖原理圖聯(lián)合仿真,可以得到下面的結(jié)果??梢钥吹交夭〒p耗和插損都比較差。
同樣的電路,如果看它的差分性能,如下圖所示??梢娖洳罘只夭〒p耗和插入損耗都比單端的提高了不少。
那差分S參數(shù)怎么由單端S參數(shù)得來呢?
公式相關(guān)
假設(shè)單端和差分的S參數(shù)的端口定義分別為:
則mixed-mode S參數(shù)為:
其中,DD、DC、CD、CC的定義分別如下所示:
軟件運用
ADS里面,按照上述公式,給我們做了相應(yīng)的計算,我們可以直接運用。
具體操作步驟如下:
出現(xiàn)下述界面,只需要把下圖中的差分線替換成實際電路。
部分圖片及文字來源于網(wǎng)絡(luò),如有侵權(quán),麻煩下方留言,立即刪除,謝謝!