• 正文
    • 簡化ADC
    • 深溝槽蝕刻優(yōu)化
    • SMT芯片貼裝優(yōu)化
    • 結(jié)論
  • 相關(guān)推薦
申請入駐 產(chǎn)業(yè)圖譜

機(jī)器學(xué)習(xí)如何提高半導(dǎo)體良率?

2022/07/14
1112
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點資訊討論

半導(dǎo)體制造整體成本來看,良率是一個非常關(guān)鍵的指標(biāo)。具體而言,良率直接關(guān)乎著芯片量產(chǎn)成本及企業(yè)收益與利潤,對產(chǎn)品品質(zhì)和可靠性也有一定影響。良率越高,最終分?jǐn)傊撩款w芯片的成本就越低。

因而,機(jī)器學(xué)習(xí)、人工智能等新興技術(shù)在半導(dǎo)體制造中變得越來越有價值。晶圓廠積極利用這些新興技術(shù),不斷優(yōu)化芯片制造工藝流程,更快識別缺陷與錯誤信息,從而提高良率和吞吐量。

這在數(shù)據(jù)集嘈雜的過程控制中尤其重要。神經(jīng)網(wǎng)絡(luò)可以識別超出人類識別能力的圖形,并迅速完成分類。因此,這項技術(shù)被部署在各種制造過程中,以發(fā)現(xiàn)缺陷并確定這些缺陷是否會在預(yù)期使用壽命內(nèi)影響設(shè)備的功能。

“目前,人工智能也逐漸廣泛應(yīng)用至各個領(lǐng)域,幫助客戶識別最相關(guān)的測量結(jié)果,”CyberOptics總裁兼首席執(zhí)行官Subodh Kulkarni表示。“通過提取異常值,并在更高一個級別集成,從而將良率提高到新的水平。”

面對任何制造過程中的檢測領(lǐng)域,機(jī)器學(xué)習(xí)的應(yīng)用已有很長一段時間,如今該技術(shù)正在被整合到新工具中。算法可以隔離良率工程師未知的缺陷特征或圖形。

“KLA的寬帶光學(xué)檢測系統(tǒng)具有工具分檔技術(shù),通過機(jī)器學(xué)習(xí),該技術(shù)可以利用缺陷屬性將檢測到的事件劃分為不同的缺陷類型和滋擾缺陷,”KLA營銷副總裁Satya Kurada介紹道。

在光學(xué)工具上發(fā)現(xiàn)的那些需要額外分類的缺陷,通常將會在電子束檢測系統(tǒng)上進(jìn)行審查。“晶圓廠工程師使用缺陷信息來優(yōu)化生產(chǎn)線,”Kurada稱。“最終結(jié)果是獲得更好的裸芯片,使其到達(dá)生產(chǎn)線的末端,在那里進(jìn)行探針。”

像人腦一樣,深度學(xué)習(xí)(DL)識別模式,并使用該信息自動判斷傳入的數(shù)據(jù)。使用多層非線性處理單元進(jìn)行特征提取和轉(zhuǎn)換,神經(jīng)網(wǎng)絡(luò)中的每個層都使用前一層的輸出作為下一層的輸入。在缺陷檢測中,基于DL或ML的算法減輕了手動分類的負(fù)擔(dān),并縮短了獲取結(jié)果的時間。

網(wǎng)絡(luò)的自動化特性也使其具有吸引力。“因為深度學(xué)習(xí)模型會立即自我更新,所以維護(hù)工作更少,”Onto Innovation軟件產(chǎn)品管理總監(jiān)Mike McIntyre表示。“但也不能做診斷。這就是這種新建模的特點。與使用舊的機(jī)器邏輯模型相比,在維護(hù)方面的工作量更少,在舊的機(jī)器邏輯模型中,我必須不斷調(diào)整斜率、截距或變量,以確保其保持一致。因此,信任和使用不同的數(shù)據(jù)集進(jìn)行驗證非常重要。此外,這些軟件解決方案不是‘設(shè)置并忘記’。True ADC是一種工藝工具,就像工廠里的其他工具一樣。”

簡化ADC

使用光學(xué)顯微鏡或SEM的圖像自動缺陷分類(ADC)是晶圓廠中使用最廣泛的缺陷分析方法。許多最先進(jìn)的ADC方法都基于卷積神經(jīng)網(wǎng)絡(luò)(CNN)。然而,典型的CNN無法達(dá)到半導(dǎo)體所需的高分類精度,而且價格昂貴。

Synopsys工程師最近發(fā)現(xiàn),決策樹深度學(xué)習(xí)方法可以對98%的缺陷和特征進(jìn)行分類,其重新訓(xùn)練時間比傳統(tǒng)CNN快60倍。該決策樹利用8個CNN和ResNet對SEM和光學(xué)工具圖像對12種缺陷類型進(jìn)行自動分類。他們在SEMI最近的先進(jìn)半導(dǎo)體制造會議(ASMC)上展示了他們的研究結(jié)果。


圖1:使用決策樹NN對十幾種缺陷類型進(jìn)行分類,并結(jié)合了多個卷積神經(jīng)網(wǎng)絡(luò),以實現(xiàn)更高的缺陷分類準(zhǔn)確性(圖源:Synopsys/IEEE ASMC)

“我們之所以選擇ResNet,是因為它已被廣泛應(yīng)用于多分類問題,例如在AlexNet,VGGNet和GoogLeNet中對性能最佳的衛(wèi)星圖像進(jìn)行分類,”Synopsys高級研發(fā)工程師Zhixing Li表示。“ResNet也是第一個性能優(yōu)于人類視覺的ImageNet優(yōu)勝者。”

Synopsys指出,其神經(jīng)網(wǎng)絡(luò)比任何一個CNN都要小,并且訓(xùn)練得更快。其自學(xué)習(xí)機(jī)制的工作原理是,如果分類置信度低于所需的閾值,則將圖像報告為“未知”。然后,工程師檢查并標(biāo)記了2%的未知缺陷,并重新訓(xùn)練了特定的DNN。


圖2:決策樹神經(jīng)網(wǎng)絡(luò)減少了計算資源,因為可以重新訓(xùn)練單個分支,而不是重新訓(xùn)練整個神經(jīng)網(wǎng)絡(luò)(圖源:Synopsys/IEEE ASMC)

“這是可能的,因為DNN的決策樹允許重新訓(xùn)練一個DNN而不是整個系統(tǒng),”Li解釋道,決策樹是用缺陷的領(lǐng)域知識創(chuàng)建的。這些缺陷根據(jù)共同的物理特征分為類和超類,從而形成一個4級決策樹。該程序的運(yùn)行時間為 98 分鐘。

神經(jīng)網(wǎng)絡(luò)如此有用的原因之一是半導(dǎo)體過程越來越復(fù)雜。以3D NAND結(jié)構(gòu)為例,Macronix和KLA最近都展示了將深度學(xué)習(xí)應(yīng)用于3D NAND過程的優(yōu)勢。Macronix研究表明,機(jī)器學(xué)習(xí)能夠更快地實現(xiàn)深溝槽蝕刻工藝,并具有出色的跨晶圓均勻性。KLA工程師表明,將深度學(xué)習(xí)應(yīng)用于電子束缺陷檢測工具有助于識別96層溝槽中感興趣的深埋缺陷。


圖3:深縫溝槽蝕刻的工藝流程(圖源:Macronix,IEEE ASMC)

深溝槽蝕刻優(yōu)化

Macronix工程師展示了機(jī)器學(xué)習(xí)如何加速3D NAND器件中新的蝕刻工藝開發(fā)。在優(yōu)化深溝槽狹縫蝕刻時,有兩個參數(shù)尤為重要,即底部CD和多晶硅蝕刻凹槽深度,也稱為蝕刻停止。“底部CD圖案太小會導(dǎo)致字線到字線的短路,第一層多晶層的穿孔會導(dǎo)致圖案結(jié)構(gòu)崩潰,”Macronix的工程師Yu-Fan Chang表示。

Macronix團(tuán)隊確定傳統(tǒng)的領(lǐng)域知識方法不能滿足跨晶圓均勻性的需求,因此他們轉(zhuǎn)向機(jī)器學(xué)習(xí)模型來快速優(yōu)化晶圓中心、中間和邊緣的蝕刻BCD和多邊形凹槽,并在SEMI的ASMC上展示了他們的結(jié)果。

人們傾向于認(rèn)為神經(jīng)網(wǎng)絡(luò)需要非常大的數(shù)據(jù)集,但這并不總是必要的。“即使數(shù)據(jù)庫大小有限,我們?nèi)匀豢梢詰?yīng)用它來減少蝕刻開發(fā)的周轉(zhuǎn)時間,并通過NN建模期間的一系列虛擬輪廓預(yù)測和驗證來制定明確的調(diào)整趨勢,”Chang表示。

在深溝槽刻蝕工藝中,目標(biāo)底部CD大于150nm,聚凹槽目標(biāo)小于65nm。7步模型包括:

1.數(shù)據(jù)收集 — 中心、中間、邊緣的SEM橫截面;

2. 數(shù)據(jù)挖掘 — 確定對BCD、聚乙烯凹槽的可變影響(O2 流量、蝕刻時間、功率等);

3. 模型設(shè)置;

4.型號選擇;

5. 模型檢查 — 由測試數(shù)據(jù)完成,如果是,則為6,如果不是,則為3;

6. 預(yù)測 — 理想的底部CD和多邊形凹槽;

7.精度檢查 — 使用實際的蝕刻剖面;

重復(fù)步驟2-7,直到交付目標(biāo)結(jié)果。在神經(jīng)網(wǎng)絡(luò)中,變量輸出(神經(jīng)元)為后續(xù)步驟提供輸入。在這種特殊情況下,12個蝕刻變量在第一隱藏層中饋送6個激活函數(shù),在第二個隱藏層中饋送8個激活函數(shù),由TanH,線性和高斯函數(shù)組成。4層神經(jīng)網(wǎng)絡(luò)可同時預(yù)測中心、中間和邊緣BCD以及多邊形凹槽值。


圖4:四層前饋神經(jīng)網(wǎng)絡(luò)模型同時預(yù)測晶圓中心、C、中間、M 和邊緣 E 處的底 CD 和多晶凹槽(圖源:Macronix,IEEE ASMC)

該小組通過使用已知數(shù)據(jù)比較實際數(shù)據(jù)SEM來驗證模型,并將其與模型預(yù)測的數(shù)據(jù)進(jìn)行比較。模型精度為>92%。機(jī)器學(xué)習(xí)成功地確定了理想的工藝條件,這些條件可以在晶圓上產(chǎn)生所需的BCD和多邊形凹槽值,并具有良好的相關(guān)性(R2 = 0.78-1)。


圖5:最終的深溝槽蝕刻過程,使用4層神經(jīng)網(wǎng)絡(luò)快速調(diào)整(圖源:Macronix,IEEE ASMC)

對3D NAND中的深層缺陷進(jìn)行分類

由Cheng Hung Wu領(lǐng)導(dǎo)的KLA工程師的深度缺陷分類優(yōu)化了高著陸能電子束檢測工具的使用,以捕獲深溝槽蝕刻后埋藏在96層ON堆疊結(jié)構(gòu)中深達(dá)6μm的缺陷。[3]電子束工具可以檢測光學(xué)檢測員無法檢測到的缺陷,但前提是以高著陸能量操作以穿透深層結(jié)構(gòu)。通過這一過程,KLA希望開發(fā)一種針對深溝缺陷的自動檢測和分類系統(tǒng)。


圖6:該深度學(xué)習(xí)模型以90%的準(zhǔn)確率檢測和分類缺陷(圖源:KLA,IEEE ASMC)

垂直通道檢測中的大多數(shù)缺陷是由通道欠蝕刻或通道中的殘留鎢(犧牲膜)引起的。分析表明,30KeV的著陸能非常適合檢測和分類100nm特征中深達(dá)6μm的缺陷。訓(xùn)練和驗證運(yùn)行在4個晶圓上的9個垂直通道行中使用了25個缺陷,揭示了9個缺陷類別。使用FIB橫截面和SEM成像進(jìn)行的驗證顯示,干擾率為2%。

“這表明DL模型非常適合找到濾除噪聲的DOI類型。滋擾缺陷是垂直通道孔直徑的變化,通常比正常缺陷小,”KLA的Wu表示。他指出,手動檢查需要20到30分鐘,而深度學(xué)習(xí)模型在作業(yè)運(yùn)行期間執(zhí)行實時ADC。

SMT芯片貼裝優(yōu)化

一家存儲器制造商需要一種更靈敏的SMT角底部填充檢測方法,該方法使用帶有斑點分析算法的自動光學(xué)檢測來執(zhí)行。結(jié)果的不一致導(dǎo)致深度學(xué)習(xí)檢測方法精確確定每個設(shè)備角落上環(huán)氧樹脂底部填充的長度。

CyberOptics工程師開發(fā)了一種用于角填充檢測的深度學(xué)習(xí)算法,該算法優(yōu)化了對象分類,檢測和角填充長度的遷移學(xué)習(xí)任務(wù)。“神經(jīng)網(wǎng)絡(luò)需要足夠深入,以了解問題的復(fù)雜性,但如果它太深,就很難改變,”CyberOptics研發(fā)副總裁Charlie Zhu稱。“因此,我們需要非常仔細(xì)地設(shè)計架構(gòu)。”


圖7:設(shè)備底部填充質(zhì)量的四面檢查(圖源:CyberOptics)

MRS工具上的側(cè)面攝像頭無需移動基板即可實現(xiàn)四角檢測。數(shù)據(jù)可以通過SQ軟件進(jìn)行通信,從而可以在一端對模型進(jìn)行訓(xùn)練,而客戶在另一端進(jìn)行干擾。朱補(bǔ)充說,新模型訓(xùn)練可能需要幾天到一周的時間。

CyberOptics的Kulkarni表示,隨著半導(dǎo)體封裝復(fù)雜性的增加,可能需要針對特定生產(chǎn)應(yīng)用的機(jī)器學(xué)習(xí)和培訓(xùn)。

結(jié)論

機(jī)器學(xué)習(xí)算法是工程師工具箱中重要的新工具,特別是對于缺陷分類或使新流程更快地成熟。但重要的是要注意,這些都是復(fù)雜的解決方案,不一定是每個問題都需要的。

“我們有一些非常非常好的解決方案,在2X和3X Cpk改進(jìn)方面有著悠久的記錄,但客戶想要機(jī)器學(xué)習(xí)解決方案,即使其他經(jīng)過驗證的方法做得很好,”Onto的McIntyre表示。“是的,這是工具箱中的另一個好工具。工程師將繼續(xù)應(yīng)用機(jī)器學(xué)習(xí)和深度學(xué)習(xí),看看在提高產(chǎn)量和過程控制方面可以把他們帶到哪里,但它們只是工具箱中的一個工具。”

參考文獻(xiàn)

[1] Z. Li,Z. Wang和W. Shi,“基于深度神經(jīng)網(wǎng)絡(luò)決策樹的自動晶圓缺陷分類”,IEEE ASMC,2022年5月

[2] 張永峰等al.,“機(jī)器學(xué)習(xí)有助于3D NAND中的高縱橫比狹縫溝槽蝕刻”,IEEE先進(jìn)半導(dǎo)體制造會議(ASMC),2022年5月

[3] C.H. Wu,et.al.,“基于DL的電子束系統(tǒng)上的3D NAND垂直信道缺陷檢測和分類解決方案”,IEEE ASMC,2022年5月

[4] 案例研究:用于集成電路上角填充檢測和計量的深度學(xué)習(xí)“,《半導(dǎo)體工程》,2021 年 12 月

相關(guān)推薦

登錄即可解鎖
  • 海量技術(shù)文章
  • 設(shè)計資源下載
  • 產(chǎn)業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄