低電平

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

低電平(Vil)指的是保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平,當(dāng)輸入電平低于Vil時(shí),則認(rèn)為輸入電平為低電平。是與高電平相對的低電壓,是電子工程上的一種說法。

低電平(Vil)指的是保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平,當(dāng)輸入電平低于Vil時(shí),則認(rèn)為輸入電平為低電平。是與高電平相對的低電壓,是電子工程上的一種說法。收起

查看更多

正在努力加載...