華清遠(yuǎn)見(jiàn)

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

華清遠(yuǎn)見(jiàn)教育集團(tuán)，一家專(zhuān)注IT就業(yè)培訓(xùn)的教育機(jī)構(gòu)，成立于2004年。主要課程學(xué)科包括：嵌入式人工智能培訓(xùn)、物聯(lián)網(wǎng)培訓(xùn)、JavaEE培訓(xùn)、HTML5培訓(xùn)、Python+人工智能培訓(xùn)、VR/AR培訓(xùn)。

華清遠(yuǎn)見(jiàn)教育集團(tuán)，一家專(zhuān)注IT就業(yè)培訓(xùn)的教育機(jī)構(gòu)，成立于2004年。主要課程學(xué)科包括：嵌入式人工智能培訓(xùn)、物聯(lián)網(wǎng)培訓(xùn)、JavaEE培訓(xùn)、HTML5培訓(xùn)、Python+人工智能培訓(xùn)、VR/AR培訓(xùn)。收起

查看更多
  • Verilog HDL基礎(chǔ)之：數(shù)據(jù)類(lèi)型和運(yùn)算符
    Verilog HDL中總共有19種數(shù)據(jù)類(lèi)型，數(shù)據(jù)類(lèi)型是用來(lái)表示數(shù)字電路硬件中的數(shù)據(jù)儲(chǔ)存和傳送元素的。在本書(shū)中，我們先只介紹4個(gè)最基本的數(shù)據(jù)類(lèi)型，它們分別是：reg型，wire型，integer型和parameter型。
  • verilog HDL基礎(chǔ)之：實(shí)例3 數(shù)字跑表
    本節(jié)通過(guò)Verilog HDL語(yǔ)言編寫(xiě)一個(gè)具有“百分秒、秒、分”計(jì)時(shí)功能的數(shù)字跑表，可以實(shí)現(xiàn)一個(gè)小時(shí)以?xún)?nèi)精確至百分之一秒的計(jì)時(shí)。數(shù)字跑表的顯示可以通過(guò)編寫(xiě)數(shù)碼管顯示程序來(lái)實(shí)現(xiàn)，本實(shí)例只給出數(shù)字跑表的實(shí)現(xiàn)過(guò)程。讀者還可以通過(guò)增加小時(shí)的計(jì)時(shí)功能，實(shí)現(xiàn)完整的跑表功能。
  • Verilog HDL基礎(chǔ)之：時(shí)序邏輯電路
    在Verilog HDL語(yǔ)言中，時(shí)序邏輯電路使用always語(yǔ)句塊來(lái)實(shí)現(xiàn)。
  • Verilog HDL基礎(chǔ)之：Verilog HDL語(yǔ)言簡(jiǎn)介
    Verilog HDL是硬件描述語(yǔ)言的一種，用于數(shù)字電子系統(tǒng)設(shè)計(jì)。它允許設(shè)計(jì)者用它來(lái)進(jìn)行各種級(jí)別的邏輯設(shè)計(jì)，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合。它是目前應(yīng)用最廣泛的一種硬件描述語(yǔ)言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。
  • Verilog HDL基礎(chǔ)之：賦值語(yǔ)句和塊語(yǔ)句
    在Verilog HDL語(yǔ)言中，信號(hào)有兩種賦值方式：非阻塞賦值方式和阻塞賦值方式。塊語(yǔ)句通常用來(lái)將兩條或多條語(yǔ)句組合在一起，使其在格式上看更像一條語(yǔ)句。塊語(yǔ)句有兩種：一種是begin_end語(yǔ)句，通常用來(lái)標(biāo)識(shí)順序執(zhí)行的語(yǔ)句，用它來(lái)標(biāo)識(shí)的塊稱(chēng)為順序塊；另一種是fork_join語(yǔ)句，通常用來(lái)標(biāo)識(shí)并行執(zhí)行的語(yǔ)句。