cache

• 萬字整理內(nèi)存管理之Cache

  如果CPU需要將一個變量（假設(shè)地址是A）加1，一般分為以下3個步驟：CPU 從主存中讀取地址A的數(shù)據(jù)到內(nèi)部通用寄存器 x0（ARM64架構(gòu)的通用寄存器之一）；通用寄存器 x0 加1；CPU 將通用寄存器 x0 的值寫入主存。

  人人都是極客

  2499

  2022/11/23

  內(nèi)存管理 cache
• CPU體系結(jié)構(gòu)之cache小結(jié)

  CPU緩存（Cache Memory）位于CPU與內(nèi)存之間的臨時存儲器，它的容量比內(nèi)存小但交換速度快。在緩存中的數(shù)據(jù)是內(nèi)存中的一小部分，但這一小部分是短時間內(nèi)CPU即將訪問的，當(dāng)CPU調(diào)用大量數(shù)據(jù)時，就可避開內(nèi)存直接從緩存中調(diào)用，從而加快讀取速度。

  人人都是極客

  1475

  2022/07/20

  CPU cache
• L1和L2 CPU Cache為何如此重要？

  Cache（高速緩存）的發(fā)展是計算歷史上最重要的事件之一。

  Astroys

  1941

  2021/09/24

  CPU 緩存
• 固態(tài)硬盤中的“點睛之筆”——SLC Cache

  在之前的科普中有聊到，SLC雖然在容量上和成本上具有劣勢，但是在寫入速度上卻有著一定的優(yōu)勢。為了使固態(tài)硬盤容量可以做的更大，并且讓價格更加親民，目前主流的零售固態(tài)硬盤大多數(shù)都采用了TLC或者是QLC。

  與非網(wǎng)編輯

  394

  2021/09/09

  智能化 硬盤
• Cortex-M7內(nèi)核的Cache是如何提升訪問效率的？且看硬核實測

  針對這種不連續(xù)Flash地址空間頻繁訪問低效情況，ARM Cortex-M7內(nèi)核給出了解決方案，那就是L1 Cache技術(shù)，今天痞子衡就來繼續(xù)測一測開啟L1 Cache下的Flash AHB讀訪問情形（本文主要針對D-Cache）。

  痞子衡

  420

  2021/05/10

  flash Cortex-M7
• DPDK技術(shù)棧在電信云中的最佳實踐（1）

  DPDK是一個技術(shù)棧，主要用于Intel架構(gòu)的服務(wù)器領(lǐng)域，其主要目的就是提升x86標(biāo)準(zhǔn)服務(wù)器的轉(zhuǎn)發(fā)性能。因此，本文只重點介紹DPDK平臺部分技術(shù)在電信云中的最佳實踐。

  移動Labs

  317

  2021/04/20

  X86架構(gòu) cache
• ARM存儲器之：高速緩沖存儲器Cache

  當(dāng)?shù)谝淮鶵ISC微處理器剛出現(xiàn)時，標(biāo)準(zhǔn)存儲器元件的速度比當(dāng)時微處理器的速度快。很快，半導(dǎo)體工藝技術(shù)的進(jìn)展被用來提高微處理器的速度。標(biāo)準(zhǔn)DRAM部件雖然也快了一些，但其發(fā)展的主要精力則放在提高存儲容量上。

  華清遠(yuǎn)見

  2

  2013/09/30

  Arm 存儲器
• Cache讀寫原理

  在計算機體系結(jié)構(gòu)中，Cache是一種用于加速數(shù)據(jù)訪問速度的高速緩存內(nèi)存，位于CPU和主存之間。Cache的讀寫操作遵循以下基本原理： 1.?Cache讀取原理： 命中（Hit）：當(dāng)CPU需要訪問數(shù)據(jù)時，首先會檢查Cache中是否存在該數(shù)據(jù)，如果在Cache中找到了需要的數(shù)據(jù)，則發(fā)生Cache命中，CPU直接從Cache中讀取數(shù)據(jù)，避免了訪問主存的延遲。 失效（Miss）：如果CPU在Cache中未

  eefocus_3901714

  936

  01/16 13:33

  cache 讀寫器
• cache中存放的是什么 手機cache可以刪除嗎

  Cache指的是高速緩存，它是計算機系統(tǒng)所使用的一種優(yōu)化技術(shù)。在Web瀏覽器和移動App中，cache通常用來緩存靜態(tài)資源，比如圖片、CSS樣式表等，以便于下次更快地加載頁面或應(yīng)用程序。

  eefocus_3730095

  2602

  2021/06/09

  cache

正在努力加載...