芯耀
8708
PDK（Process Design Kit，工藝設(shè)計(jì)套件）是集成電路設(shè)計(jì)流程中的重要工具包，它為設(shè)計(jì)團(tuán)隊(duì)提供了與特定制造工藝節(jié)點(diǎn)相關(guān)的設(shè)計(jì)信息。PDK 是集成電路設(shè)計(jì)和制造之間的橋梁，設(shè)計(jì)團(tuán)隊(duì)依賴 PDK 來確保設(shè)計(jì)能夠在晶圓廠的工藝流程中正確制造。
1. PDK 的基本定義
PDK 是一套包含技術(shù)數(shù)據(jù)、設(shè)計(jì)規(guī)則和模型的工具包，它對應(yīng)特定的制造工藝節(jié)點(diǎn)（例如28nm、7nm等）。芯片設(shè)計(jì)團(tuán)隊(duì)使用 PDK 進(jìn)行設(shè)計(jì)仿真，以確保其電路能夠在晶圓廠的特定工藝中正確制造并具有預(yù)期的性能。
2. PDK 的主要組成部分
PDK 通常包含以下幾方面的內(nèi)容：
a. 設(shè)計(jì)規(guī)則 (Design Rules)
設(shè)計(jì)規(guī)則定義了芯片設(shè)計(jì)中的物理限制。這些規(guī)則包括最小線寬、間距、金屬層數(shù)等。這些參數(shù)直接對應(yīng)制造設(shè)備和工藝的能力，確保設(shè)計(jì)能夠通過晶圓廠的光刻和其他加工步驟制造出來。
b. 設(shè)備模型 (Device Models)
PDK 提供了各種器件的仿真模型，如MOSFET、二極管、電容、寄生電阻等。這些模型基于制造工藝的特性，經(jīng)過校準(zhǔn)，可以用于電路仿真工具（如SPICE）中進(jìn)行電氣性能的預(yù)測和驗(yàn)證。
c. 參數(shù)化單元 (PCells, Parameterized Cells)
PCells 是具有可調(diào)參數(shù)的標(biāo)準(zhǔn)單元，它們可以根據(jù)設(shè)計(jì)需求動態(tài)生成特定尺寸和特性的器件或模塊。通過使用 PCells，設(shè)計(jì)師能夠在版圖設(shè)計(jì)中快速生成符合特定工藝規(guī)則的元器件。
d. 標(biāo)準(zhǔn)單元庫 (Standard Cell Libraries)
這是由晶圓廠或第三方提供的標(biāo)準(zhǔn)邏輯電路庫，包括基本的邏輯門、觸發(fā)器、復(fù)用器等。這些單元已針對特定工藝節(jié)點(diǎn)進(jìn)行了優(yōu)化，以確保其電氣性能和功耗指標(biāo)符合工藝要求。
e. 寄生參數(shù)提取規(guī)則 (Parasitic Extraction Rules)
寄生參數(shù)（如寄生電阻、電容、互感等）會影響電路的時序和性能。PDK 提供了寄生參數(shù)提取規(guī)則，以幫助設(shè)計(jì)工具從版圖中提取這些寄生參數(shù)，并在后續(xù)的時序分析和信號完整性驗(yàn)證中考慮這些效應(yīng)。
f. 版圖檢查規(guī)則 (DRC/LVS Rules)
設(shè)計(jì)規(guī)則檢查（DRC, Design Rule Check）和版圖與電路圖一致性檢查（LVS, Layout vs. Schematic）規(guī)則文件，用于確保版圖符合設(shè)計(jì)規(guī)則且與電路圖一致。
3. PDK 的作用和重要性
PDK 是芯片設(shè)計(jì)過程中至關(guān)重要的環(huán)節(jié)，作用體現(xiàn)在以下幾個方面：
a. 設(shè)計(jì)與制造的銜接
PDK 提供的規(guī)則和模型確保了設(shè)計(jì)能夠通過晶圓廠的制造工藝順利實(shí)現(xiàn)。設(shè)計(jì)師使用 PDK 進(jìn)行仿真、DRC 和 LVS 檢查，確保設(shè)計(jì)既符合電氣要求，也符合工藝要求。
b. 提升設(shè)計(jì)效率
通過使用標(biāo)準(zhǔn)單元庫和 PCells，設(shè)計(jì)師可以快速生成復(fù)雜的版圖和電路，從而提高設(shè)計(jì)效率。PDK 的標(biāo)準(zhǔn)化工具能夠縮短設(shè)計(jì)周期，并減少設(shè)計(jì)錯誤。
c. 設(shè)計(jì)優(yōu)化和仿真
PDK 中提供的器件模型經(jīng)過晶圓廠校準(zhǔn)，確保設(shè)計(jì)團(tuán)隊(duì)能夠準(zhǔn)確預(yù)測設(shè)計(jì)在實(shí)際制造后的性能。設(shè)計(jì)師通過 PDK 進(jìn)行功耗、性能和可靠性的優(yōu)化和仿真。
d. 多工藝節(jié)點(diǎn)支持
隨著工藝節(jié)點(diǎn)的發(fā)展（如從28nm到7nm），每個工藝節(jié)點(diǎn)都有其特定的 PDK。因此，設(shè)計(jì)師需要使用相應(yīng)工藝節(jié)點(diǎn)的 PDK 進(jìn)行設(shè)計(jì)仿真，以確保芯片能夠在最新工藝節(jié)點(diǎn)上制造并符合期望的性能指標(biāo)。
4. PDK 開發(fā)流程
PDK 由晶圓廠或半導(dǎo)體公司提供，通常經(jīng)過以下步驟開發(fā)：
a. 工藝開發(fā)和驗(yàn)證
晶圓廠首先開發(fā)新的制造工藝，并通過實(shí)驗(yàn)驗(yàn)證不同器件的性能?；趯?shí)驗(yàn)結(jié)果，開發(fā)團(tuán)隊(duì)生成器件模型和相關(guān)的物理參數(shù)。
b. 仿真與優(yōu)化
使用仿真工具對生成的模型進(jìn)行驗(yàn)證和調(diào)整，確保其準(zhǔn)確反映真實(shí)的工藝表現(xiàn)。
c. PDK打包和發(fā)布
最終將設(shè)計(jì)規(guī)則、器件模型、標(biāo)準(zhǔn)單元庫、DRC/LVS 規(guī)則等內(nèi)容打包為 PDK，供芯片設(shè)計(jì)團(tuán)隊(duì)使用。
5. PDK 在不同工藝中的應(yīng)用
不同工藝節(jié)點(diǎn)（如28nm、16nm、7nm等）對 PDK 的要求有所不同。隨著工藝的縮小，設(shè)計(jì)規(guī)則變得更加復(fù)雜，寄生效應(yīng)也更加明顯，因此新工藝的 PDK 通常會包含更多的寄生參數(shù)和更復(fù)雜的器件模型。先進(jìn)的工藝節(jié)點(diǎn)（如7nm及以下）還會涉及 FinFET、GAA等新型器件結(jié)構(gòu)，這些都需要在 PDK 中詳細(xì)建模和定義。
總結(jié)：PDK是芯片設(shè)計(jì)和制造之間的關(guān)鍵紐帶。它提供了工藝規(guī)則、器件模型、標(biāo)準(zhǔn)單元庫等工具，確保設(shè)計(jì)師能夠創(chuàng)建符合晶圓廠制造要求的芯片設(shè)計(jì)。通過PDK的使用，設(shè)計(jì)團(tuán)隊(duì)可以在仿真階段預(yù)測芯片的電氣性能、功耗和制造可靠性，從而提高設(shè)計(jì)成功率。
歡迎加入交流群，備注姓名+公司+崗位。
