芯耀
10
機器學習、大數據分析、實時視頻流處理等計算密集型應用不斷涌現，云計算的應用范圍也不斷擴展，通過增加 CPU 數量提升計算能力的方式已經失去優(yōu)勢，云服務提供商把目光轉向“異構計算”。FPGA 在加速方面的優(yōu)勢有目共睹，云服務商紛紛部署專為加速各種高性能工作負載而優(yōu)化的計算引擎。首屆賽靈思開發(fā)者大會在北京舉行，作為會議主辦方，賽靈思及來自云計算產業(yè)鏈的硬件工程師、軟件工程師和嵌入式工程師齊聚一堂，進行了技術交流和產品分享。
眾所周知，軟件工程師的數量遠遠大于硬件工程師的數量，而隨著 FPGA 的應用領域不斷擴大，只靠硬件難以服務于廣大的軟件工程師和嵌入式工程師，因此賽靈思進行了重要轉型。賽靈思 IP 產品開發(fā)高級副總裁 Salil Raje 介紹，“從 C++到 RTL 的轉換是賽靈思轉型的核心，包括高層次綜合工具和軟件應用工具。這一轉型體現在兩個方面：一是在芯片方面；二是在軟件工具上面。如今賽靈思引入了面向大規(guī)模數據中心和加速器領域的 SDAccel 可重配置加速堆棧，以及面向嵌入式系統(tǒng)的 SDSoC 堆棧，把足跡擴展到從數據中心到嵌入式系統(tǒng)的廣闊領域。以嵌入式系統(tǒng)市場為例，SoC 和 FPGA 的工程師規(guī)模大概有 10 萬名，預計在五年的時間里，我們的潛在用戶會增加五倍，數量從 5 萬增加到 25 萬?！?/p>
在解決方案設置上，賽靈思為更多用戶的差異化創(chuàng)新提供支持。Salil Raje 解釋，“在端上，有 SDSoC 開發(fā)軟件加上 reVISION 堆棧，開發(fā)者可以形成新的使用 MPSoC 的開發(fā)方式；在云上，有 SDAccel 加可重配置加速堆棧幫助客戶在云端開發(fā)應用。由此可見，在端上，用 SDSoC 和 reVISION 堆棧可以寫出嵌入式的應用，在云上，SDAccel 和可重配置加速堆棧使得 IP 可以作為處理器在云端運用。reVISION 堆棧的目標應用是自動駕駛汽車、無人機、監(jiān)控，可重配置加速堆棧的目標應用是超大型數據中心和 FPGA 加速應用?！?/p>
左：賽靈思戰(zhàn)略市場發(fā)展高級總監(jiān) Andy Walsh
中：賽靈思 IP 產品開發(fā)高級副總裁 Salil Raje
右：賽靈思全球銷售和市場部亞太及日本地區(qū)總監(jiān) Stephen Chow
FPGA 加速幫助多種應用實現提速
FPGA 云加速有多厲害？這需要應用案例來證明。賽靈思戰(zhàn)略市場發(fā)展高級總監(jiān) Andy Walsh 介紹了來自深鑒科技、NGCODEC、Ryft 和 Edico 基因組的應用。其中，深鑒科技通過 FPGA 進行機器學習推斷、語音識別，速度可以提高 40 倍；NGCODEC 利用 FPGA 做視頻解碼，HEVC 編碼的幀速率達到 10 倍加速；彈性搜索是現在企業(yè)最廣泛使用的搜索工具，這可以幫他們找到需要的數據，同時把噪音或者干擾的數據分離出去，Ryft 專門做大數據搜索，核心競爭力在算法，他們使用 FPGA 開發(fā)了一款應用，可以使彈性搜索加速 90 倍；在醫(yī)學領域，重危新生兒的基因組測序和基因學分析需要快速出結果，現在通過 Edico 基因組對醫(yī)學的貢獻，可以把基因組分析和測序的時間壓縮從 24 小時壓縮到 20 分鐘，這一研究結果已經進入到吉尼斯世界紀錄里面。
Andy Walsh 強調，“Edico 除了在亞馬遜云上直接向醫(yī)院銷售以外，還可以向軟件提供商銷售服務，可以在云上面把服務銷售給醫(yī)院和科研機構。 Edico 的例子對于賽靈思意味著，規(guī)?；瘯砭薮蟮挠绊?。我們只需要很少數量的云生態(tài)系統(tǒng)，就可以聯系到幾千家企業(yè)和幾百萬個用戶?！?/p>
FPGA 和 CPU 的集成對兩者都造成損害
“CPU+FPGA”的異構架構已經得到大量應用，但是業(yè)界一直在尋求更低功耗、更快速度的解決方案，英特爾自從收購 Altera 以后，一直致力于把 CPU 和 FPGA 進行單芯片集成，從而縮小芯片面積、提高 CPU 和 FPGA 的通信速度，但是這種做法是否切實有效？Andy Walsh 表示，“過去一年半的時間里，FPGA 和 CPU 的集成方式在云計算領域并不是特別受歡迎，它對兩者的性能造成很大的損傷，甚至更加嚴重的損壞，在加速應用中，超大規(guī)模的數據中心需要非常高端的加速器，串聯進行聯合。而且 FPGA 和 CPU 集成在功耗上的改善非常有限，一般都是一個中檔 CPU 和低端的 FPGA 以 1:1 的方式組合，這并不是一個非常好的解決方案，不能滿足以上的使用案例，而以上的這些案例才是驅動 FPGA 應用的最大動力和發(fā)展趨勢?！?/p>
“現在我們有一個名叫 CCIX 的倡議，賽靈思是發(fā)起者之一，FPGA 和 CPU 之間的一個 C16 高速接口，所有 FPGA 的銷售商都一起合作，促成 FPGA 和 CPU 的結合，包括華為也在做有利于 FPGA 和 FPGA 之間結合的協(xié)同工作?！盨alil Raje 補充。
未來 FPGA 是否會取代 CPU？
FPGA 的性能越來越強大，應用范圍也在不斷擴展，可能會有人問，在未來 FPGA 能否取代通用 CPU 或者脫離 CPU 獨立運行？ Salil Raje 指出，“在云以外的一些應用 FPGA 可以取代 CPU，但是如果在云上，FPGA 更多被視為一種協(xié)處理器，可以減少 CPU 的數量。在配置方面，一個 CPU 加八個、十個 FPGA，它們相互可以交流，從而減少 CPU 的數量，但是主機還是 CPU。FPGA 在其它應用當中完全獨立于 CPU 運行，比如很多最終使用場景，如監(jiān)測攝象頭就不需要額外的 CPU，因為在 Xilinx 的方案中既有 FPGA 又集成了 ARM 架構的 CPU，。還有一些無線通信無線通信只需要 FPGA，不需要 CPU?！?/p>
在大會現場，我們還看到了賽靈思的合作伙伴展出的產品及演示。
深鑒科技：基于賽靈思深度學習和語音加速方案
隨著微信、微博的發(fā)展，視頻內容大量產生，而大部分是無效信息，而且視頻內容處理起來非常復雜，深鑒科技選擇在模型上刪除不重要的部分，使模型更小但效果更高，模型變小之后再進行壓縮提高效率；隨后使用一個訓練模型，這個模型采用低精度的數據，在計算的時候速度更快。在研發(fā)過程中，深鑒科技發(fā)現 FPGA 比 GPU 快 10 倍，比 CPU 快 30 到 40 倍。而且 FPGA 延時非常低，這對于以推測為基礎的機器學習來說非常重要，而且 FPGA 非常靈活，可以適用不同的機器學習的應用模型。
華為云 FP1 高性能實例演示
華為的這一實例展現了 Gzip 壓縮算法，左邊是經過 FPGA 加速的壓縮處理過程，右邊是通過 CPU 視頻處理的過程，可以看出左側的壓縮速度遠遠快于右側，可見 FPGA 加速方案性能相對于 CPU 有近 4 倍的提升，動態(tài)邏輯加載和切換實現秒級完成。
與非網原創(chuàng)報道，未經允許，不得轉載！
更多相關內容，請參照：與非網 FPGA 專區(qū)。
