數(shù)字芯片設計EDA工具的2.0時代（下）

半導體行業(yè)正在經(jīng)歷一個技術進步和創(chuàng)新浪潮的復興時期。人工智能、5G、自動駕駛等新興領域技術的不斷發(fā)展給芯片設計帶來全新的挑戰(zhàn)：算力提升、功耗降低、周期加快等等。EDA 工具進入 2.0 時代，EDA 需要變得更加 AI 化，它能幫助客戶設計達到最優(yōu)化的 PPA 目標(性能、功耗、面積)，開發(fā)性能更高的終端產(chǎn)品，并進一步減少設計迭代，縮短設計周期，加快上市速度。最終，具備 AI 特性的 EDA 工具將助力客戶設計出更好的芯片，并快速推向市場。

數(shù)字芯片設計 2.0 之融合技術

為了更好應對人工智能、5G、自動駕駛等新興市場及芯片工藝的雙重挑戰(zhàn)，高層次或者說系統(tǒng)級設計是一座連接未來的橋梁。如果要把設計生產(chǎn)率提高幾個數(shù)量級，那么提高抽象水平是至關重要的。因此，新思科技強調(diào)數(shù)字芯片設計技術的融合，通過融合同類最佳的優(yōu)化功能以及行業(yè)經(jīng)典 signoff 工具改善了 RTL 到 GDSII 設計流程，幫助開發(fā)者以業(yè)界最佳的全流程質(zhì)量和最短的獲得結(jié)果時間加速交付其下一代設計。

融合技術重新定義了 EDA 工具進入 2.0 時代，它在綜合、布局布線以及 signoff 這些業(yè)界首要的數(shù)字設計工具間共享引擎，并使用了獨特的數(shù)據(jù)模型表達邏輯及物理信息。此外，在數(shù)字芯片設計過程中，新思科技亦提供 ECO 、Signoff、Test 等融合技術，使得 RTL 到 GDSII 的設計實現(xiàn)流程具有最高的可預見性，同時能夠以最少的設計迭代次數(shù)得到卓越的設計時序、功耗和面積結(jié)果。該技術基于共用的大規(guī)模并行及機器學習就緒的基礎架構，使設計規(guī)則和設計意圖在整個流程中有著一致的解讀。

典型的 AI 芯片由數(shù)千個復制的處理器內(nèi)核組成，具有高吞吐量、高能效和低延遲的特點。處理器內(nèi)核是關鍵組件，對連接提出了極高的要求，這些要求很可能導致可布線性限制造成的擁堵。

融合技術也是設計 AI 芯片的首選，可提供最佳的功耗、性能、單位面積布線擁堵、良率和設計收斂。它配備了幾種關鍵的針對人工智能的優(yōu)化技術，包括數(shù)百個復制模塊的 AI 芯片互連規(guī)劃、MAC 拓撲優(yōu)化、完整的 AI IP 參考流程、全流程時鐘和數(shù)據(jù)并發(fā)優(yōu)化、連線綜合和邏輯重構。

數(shù)字設計邁進新紀元，融合技術也可以應用到 EDA 工具本身。每款工具從前到后需要經(jīng)過多道工序，且每一個算法不是都往同一個方向去優(yōu)化，比如有些算法是為了讓芯片跑得更快，有些算法是讓芯片變得更小，有些算法讓芯片功耗更低。如果沒有早期采用融合技術，后期的不確定性會變大。因此新思科技推出創(chuàng)新性的 RTL-to-GDSII 產(chǎn)品 Fusion Compiler?，來解決先進工藝節(jié)點設計的復雜性。

Fusion Compiler 通過把新型高容量綜合技術與布局布線技術相結(jié)合，以更好地預測結(jié)果質(zhì)量，來應對行業(yè)最先進設計所帶來的挑戰(zhàn)；并能夠在 RTL-to-GDSII 流程中共享技術，從而形成一套高度收斂的系統(tǒng)，將 QoR 提升 20％，TTR 縮短 2 倍。同時 Fusion Compiler 提供的 RTL-to-GDSII 的單座艙（single-cockpit）解決方案，可實現(xiàn)高效率、靈活性和吞吐量，并可最大限度地提高性能、功耗和面積（PPA）。

應用實例

融合技術已被市場領先的半導體公司進行了充分驗證，它能夠提供包括通過三星 5LPE 工藝技術認證的最高質(zhì)量的設計。

自 2012 年以來，人工智能處理能力的需求每 3.5 個月增長一倍。然而，隨著處理能力、性能、功耗和延遲方面的需求不斷增長，現(xiàn)有 CPU 和 GPU 處理器的能力逐漸達到極限。Graphcore 將融合技術成功應用于其 Colossus?智能處理單元 (IPU)，與現(xiàn)有 CPU 和 GPU 相比，加速了人工智能計算，增強了人工智能芯片設計能力（包括互連規(guī)劃、乘積累加 (MAC) 拓撲優(yōu)化和完整的 AI IP 參考流程）實現(xiàn)了最快速度、最小面積、最低功耗及三者的最佳平衡。

在汽車電子領域，瑞薩電子將融合技術部署于其高性能汽車芯片與任務關鍵型微控制器，并在廣泛的驗證過程中，為多個量產(chǎn)設計帶來了最佳的時序和功耗、更小的面積以及更快的設計收斂速度，以此加速了市場采用下一代汽車設計。

結(jié) 語

半導體行業(yè)持續(xù)驅(qū)動著工藝沿摩爾定律發(fā)展，為 EDA 帶來了日益增長的技術挑戰(zhàn)。未來的芯片挑戰(zhàn)來自于工藝、豐富的應用場景、整體設計規(guī)模以及成本。為了應對這些挑戰(zhàn)，除了要把工具做得更好外，還需要積極探索 EDA 工具與 AI 和云技術的融合，讓芯片開發(fā)者可以把研發(fā)的重點轉(zhuǎn)移到如何創(chuàng)造出更有意義的芯片。

云計算＋EDA：云技術的應用主要有三大優(yōu)點：快速部署可提高工程效率并加速項目完成；通過靈活的解決方案和大規(guī)?？蓴U展的云就緒工具實現(xiàn)無痛采用；經(jīng)過驗證的解決方案具有很好的安全性，被許多客戶信賴和使用。

人工智能＋EDA：芯片敏捷設計是未來發(fā)展的一個主要方向，深度學習等算法能夠提高 EDA 軟件的自主程度，提高 IC 設計效率，縮短芯片研發(fā)周期。機器學習在 EDA 的應用可專門為芯片設計工程師提供仿真和驗證工具的 EDA 細分行業(yè)是整個半導體行業(yè)生態(tài)鏈中最上游，最高端的節(jié)點。

因此，EDA 進入 2.0 時代：把 AI 引入 EDA 工具來支持大規(guī)模并行運算，實現(xiàn)云端部署 EDA，將是未來的趨勢。

參考資料：

公眾號王老先生的酒肆絮語 《EDA 技術發(fā)展的舊故事》一文，作者王志華

公眾號芯思想《推動 IC 設計革命的七大 EDA 技術工具》一文，作者趙元闖