芯耀
874
暫時性讀取錯誤TRE是影響3D NAND存儲設(shè)備QoS的錯誤之一，降低TRE對于提升存儲設(shè)備的可靠性至關(guān)重要，長江存儲團隊對于TRE問題的特點與物理機理進行了相關(guān)研究，建立了物理模型并提出和驗證了解決方法，相關(guān)成果發(fā)表于IEEE Electron Device Letters。
研究背景
在過去的幾十年里，3D NAND閃存因其高數(shù)據(jù)傳輸效率、高存儲密度和低比特成本的非易失性數(shù)據(jù)存儲應(yīng)用而引起了廣泛的關(guān)注。消費電子、數(shù)據(jù)中心等各種應(yīng)用的快速發(fā)展，對3D NAND的可靠性提出了嚴格的要求。Fail bit count (失敗比特數(shù)統(tǒng)計,以下簡稱FBC)是表征3D NAND器件可靠性的關(guān)鍵參數(shù)之一，高FBC會導(dǎo)致隨機讀性能的顯著損失，這對快速存儲應(yīng)用的QoS是有害的。因此，在3D NAND Flash中降低FBC是必不可少的。
暫時讀取錯誤(temporary read errors，以下簡稱TRE)是指3D NAND從待機狀態(tài)恢復(fù)時，第一次讀取時出現(xiàn)較高的FBC。這將嚴重影響3D NAND閃存存儲設(shè)備的服務(wù)質(zhì)量(QoS，表示為指定的網(wǎng)絡(luò)通信提供更好的服務(wù)能力)。
對此，長江存儲團隊研究了3D NAND閃存的TRE問題的特點和機理，在實驗分析的基礎(chǔ)上，提出了一種物理模型來解釋電沉積的物理機理，相關(guān)成果以“Analysis and Optimization of Temporary Read Errors in 3D NAND Flash Memories”發(fā)表于IEEE Electron Device Letters，夏仕鈺為第一作者，霍宗亮和靳磊為共同通訊作者。
研究內(nèi)容
團隊研究了3D NAND閃存首次讀取過程中電子共振的特性和機理，在一系列實驗分析的基礎(chǔ)上，提出了一種針對電子通信問題的物理模型；發(fā)現(xiàn)多晶硅通道gbt占用率的差異是導(dǎo)致第一次和第二次讀操作之間FBC的巨大差異的原因；并提出了一種新的解決電子通信問題的方法，通過實驗進行了驗證。
當3D NAND陣列從空閑狀態(tài)恢復(fù)時，由于晶界陷阱(grain boundary traps，以下簡稱GBT)在空閑時間內(nèi)的放電導(dǎo)致GBT占用率較低，這導(dǎo)致了3D NAND陣列在第一次讀取時產(chǎn)生較高的臨時FBC。在物理模型的基礎(chǔ)上，提出了一種新的緩解TRE的方法，并通過實驗進行了驗證。
團隊實驗基于三維垂直通道的電荷陷阱閃存，采用了第一次讀取和第二次讀取的FBC比率(FBC1/FBC2)作為比較數(shù)據(jù)，兩次讀取操作的時間間隔約為2分鐘。利用硅片上的測試芯片和封裝的模具采集FBC數(shù)據(jù)，對于電池電平的表征，使用了半導(dǎo)體參數(shù)分析儀與傳統(tǒng)的源測量單元(SMU)和波形發(fā)生器/快速測量單元，從硅片上不同模塊的3D NAND柱狀測試結(jié)構(gòu)中采集了實驗的Id-Vg曲線、閾下斜率和Vt位移數(shù)據(jù)。
圖(a)為FBC1/FBC2的實驗累積概率圖，各種工藝條件下各使用了600多個測試塊；(b) S2_k nm與S3 k +2 nm晶胞閾下斜率比較。
圖(a)為初次、1K次P/E循環(huán)、3K次P/E循環(huán)的FBC1/FBC2曲線；圖(b) 為25℃和85℃下的FBC1/FBC2曲線
不同時刻、不同溫度下，能帶圖、費米-狄拉克分布函數(shù)和GBT占用率示意圖
FBC1/FBC2在不同實驗條件下的測試結(jié)果
*P/E cycles：program/erase cycle，一次P/E循環(huán)就是NAND的寫入循環(huán)。
前景展望
長存團隊的研究表明多晶硅通道優(yōu)化有助于解決3D閃存的電子通信問題，隨著長江存儲團隊接連突破32、64、128層閃存技術(shù)，對于各種制造工藝和電路設(shè)計優(yōu)化的研究也愈發(fā)精進，作為國產(chǎn)集成電路技術(shù)實現(xiàn)產(chǎn)業(yè)化的典型代表，祝愿長江存儲獲得更多技術(shù)突破，并并為下游電子信息新基建存儲領(lǐng)域和消費端SSD帶來更多優(yōu)質(zhì)的產(chǎn)品。
