千倍算力目標下，如何應對未來復雜芯片設計和應用？

日前舉行的“中國計算機學會芯片大會”上，英特爾研究院副總裁、英特爾中國研究院院長宋繼強博士發(fā)表了題為“堅持半導體底層技術創(chuàng)新，激發(fā)算力千倍級提升”的主題演講。在演講中，針對“突破算力瓶頸，滿足多元計算需求”這一產學研界所普遍關注的熱門話題，分享了英特爾的最新洞察，以及在相關領域所取得的技術進展。

傳統(tǒng)計算架構面臨瓶頸

“數字經濟增長十分依賴底層基礎設施支持，包括計算能力、計算效率，如何把目前行業(yè)的傳統(tǒng)做法通過數字化技術、智能化技術來更新，會對數字經濟的增長帶來量和質的變化”，宋繼強表示。

如果把數字經濟的基礎設施看成一個底座，那么，如何更好地分配算力、如何進行調度以應對不同的應用，以及對延時、計算量、并發(fā)以及不同加速類型、數據類型的要求，實際上構成了一個很復雜的算力網絡。近年來，我國提出把計算和網絡融合起來，尤其是“東數西算”工程，從技術方面來看，實際上就是在構造一個以能源、計算能效性為優(yōu)先綜合布局的新型算力網。

未來，各種應用要在數字化轉型中真正達到好的效果，都要依靠數據全生命周期的運轉，從采集到預處理、分析，再到決策、交付。而在數字化轉型的過程中，數據將繼續(xù)呈指數型增長。并且，數據將有很多種不同的形態(tài)。

宋繼強指出，未來的數據處理可以從實時性和智能化兩個維度進行劃分，可以發(fā)現很多數據都需要智能化處理，并且相關的應用對延時要求都比較高，這意味著未來的數據處理，無論是算力還是網絡構造，都面臨著非常獨特的要求。從數據量和質的演變來看，傳統(tǒng)的單一計算架構肯定會遇到性能和功耗的瓶頸。

打破算力瓶頸，應對數據處理挑戰(zhàn)

如何應對未來數據處理的挑戰(zhàn)？宋繼強指出，突破算力的瓶頸是第一步，即通過不同方式來解決多樣化數據的計算有效性；第二步就是對現有算力進行提升，同時還需考慮到綠色計算這個因素，未來的計算方式能耗不能太大，也就是說，需要以能量優(yōu)化的方式去解決未來的數據處理問題。

“異構計算和異構集成是我們解決這些問題的新抓手”，宋繼強解釋說，“異構計算就是用不同的架構處理不同類型的數據，真正做到‘用好的工具解決好的問題’；異構集成則是幫助我們用更好的集成組合方式，把不同工藝下優(yōu)化好的模塊更好地集成到未來的解決方案中，從而更加高效地處理復雜計算?！?/p>

英特爾的異構計算布局——“XPU+oneAPI

在未來的異構計算體系中，軟硬件結合變得越來越重要。宋繼強強調，硬件實現了不同的架構積累，也需要有一套方便且好用的軟件，只需上層應用者指定功能需求，下層就可以隨著異構變化。

具體到英特爾自身的異構計算布局，體現為“XPU+oneAPI”，既有全面的硬件架構布局，覆蓋從終端到邊緣再到服務器，在CPU、GPU、IPU、FPGA、AI加速器等領域，都有具有代表性的成熟產品，又有oneAPI這一開放統(tǒng)一的跨架構編程模型，讓現有的和未來將出現的新硬件都能很好地發(fā)揮能力。

異構集成，實現異構計算的關鍵技術

此外，實現異構計算常常需要將不同制程節(jié)點的芯片封裝在同一個大封裝里，這時就需要應用異構集成，也就是先進封裝技術，來滿足尺寸、成本、帶寬等方面的要求。宋繼強介紹，英特爾在異構集成上主要有兩項技術，2.5D封裝技術EMIB能把在平面上集成的芯片很好地連接起來，3D封裝技術Foveros則可以通過把不同尺寸的芯片在垂直層面上封裝，進一步降低封裝凸點的間距，提高封裝集成的密度。

宋繼強補充，Foveros Omni和Foveros Direct是英特爾在3D封裝上未來會使用的兩種技術。在上面是一個大的芯片，底下是幾個小芯片的時候，Foveros Omni可以把不同芯片之間互連的接觸點間距微縮到25微米，同時還可以通過封裝邊上的銅柱直接給上層芯片供電，和EMIB相比有接近4倍的密度提升。Foveros Direct則通過一種更高級的不需要焊料、直接讓銅對銅鍵合的技術，實現更低電阻的互連，進一步縮小凸點間距到10微米以下，將整個互連的密度提升到新的數量級。

目前，英特爾迄今為止最復雜的高性能計算SoC Ponte Vecchio就運用了英特爾在異構計算和異構集成上的新技術，集成了來自5個不同制程節(jié)點的47種不同晶片，而下一代旗艦級數據中心GPU代號Rialto Bridge將進一步大幅提高計算密度、性能和效率，同時通過oneAPI提供軟件一致性。

如何應對未來復雜芯片設計和應用？

芯片設計正變得越來越復雜，將實現不同晶片、不同制程節(jié)點的集成，并且這些復雜芯片還將組建成更為龐大的系統(tǒng)。未來芯片設計將出現哪些顛覆性的變革？針對這些復雜芯片如何降低應用門檻？

宋繼強表示，對不同芯片進行封裝集成，在硬連接方面首先面臨挑戰(zhàn)，不同生產廠商在凸點、連接點間距、電氣特性，包括電阻、電容、焊錫制造的要求都不太一樣，硬件連接方面還缺乏統(tǒng)一的標準。

其次還面臨測試挑戰(zhàn)。當不同廠商的芯片連接之后，如何測試？如何定位問題源頭？這些問題都需要去解決。此外，未來如果做整個系統(tǒng)的設計，如果自己的芯片可能要和其他廠商的芯片封裝在一起的，或是本身就要考慮多封裝系統(tǒng)，是否在EDA工具方面就要把先進封裝的特性構建其中，從而實現模擬驗證？這也是未來的挑戰(zhàn)。

至于如何降低復雜芯片的應用門檻？宋繼強表示，新的架構還在涌現，包括未來架構的制程、接口涉及的內存控制等，都會發(fā)生變化。如果考慮通過先進封裝的方式進行連接，未來的帶寬、延遲特性可能和現在又不一樣，所以需要面向未來去設計。

沿著“面向未來設計”的這一思路不難發(fā)現，英特爾在盡最大可能推動oneAPI的開放性。在異構計算設計體系中，必須要有更為全面的考慮和設計方法。宋繼強指出，原來也有一些類似異構計算編程的框架或庫，比如OpenCL也兼容CPU、GPU和FPGA，但oneAPI的好處在于它非常開放，行業(yè)內多家公司都在參與，除英特爾之外，甚至包括英偉達的GPU、AMD的x86處理器也有相應的Level Zero接口包含進來?？偠灾?，oneAPI能夠比較全面地考慮已有的異構硬件，能夠把它們比較好地調度起來，同時也在考慮如何把未來不同廠商的硬件，包括未來異構封裝的技術，不論是數據的傳輸，還是控制方面的調度、協(xié)調等，都要進行充分考慮。

在英特爾的異構計算體系中，oneAPI可以理解為現在和未來硬件都能良好工作的統(tǒng)一框架。最底層是硬件抽象層，它定義統(tǒng)一的描述方法，把不同架構的硬件，以及來自不同廠商的硬件，用統(tǒng)一的方式向上層開發(fā)人員給出描述；再向上是底層高性能庫，針對不同的、常用的計算內核分別做優(yōu)化，同時，這一層還提供不同的語言，比如DPC++、SYCL，都可以支持并行編程。

以上兩層是oneAPI主要的工作，基于這些就可以對接現在或未來應用開發(fā)領域比較流行的中間件和開發(fā)框架，從而很好地達到上層應用開發(fā)和底層異構硬件之間的解耦，很好地發(fā)揮出硬件能力。

據了解，oneAPI目前在全球都開展了開放式的合作，很多企業(yè)、初創(chuàng)公司、研究機構加入，在中國，英特爾和中科院計算所去年建立了中國首個oneAPI卓越中心。

宋繼強補充，針對不同領域計算內核的加速庫，有著非常多的工作量，因為不同領域有非常細分的性能加速庫，未來還可能包含一些專門針對數據流加速的庫。他強調，oneAPI是一個很復雜的、可以幫上層應用開發(fā)者降低開發(fā)門檻的工具，從它目前覆蓋的廣度來看，業(yè)界還沒有能對標的工具。

摩爾定律堅定不移的推手——還需制程、器件創(chuàng)新

為了突破算力瓶頸，除了異構計算與異構集成技術之外，還需要堅持推進摩爾定律，打造功耗更低，性能更強的半導體。

宋繼強介紹了英特爾的制程工藝革新和路線圖。英特爾的制程工藝革新主要包括三大技術：在工具上，英特爾自Intel 4將開始使用下一代基于高數值孔徑的極紫外光刻（EUV）技術，降低整個制程工藝的復雜度，提高良率；晶體管結構上，Intel 20A將使用全新的RibbonFET結構，進一步降低平面上晶體管所占面積，同時可以有更快的驅動速度，也增加驅動電流的強度；供電層面，Intel 20A將同樣啟用全新的PowerVia技術，實現底部給所有上層功能邏輯部件供電，把供電層和邏輯層完全分開，從而可以更有效地使用金屬層，大幅減少繞線和能量消耗。

據了解，英特爾計劃在四年內推進五個制程節(jié)點：Intel 7已經開始批量出貨；Intel 4將于今年下半年投產，采用EUV技術，將晶體管的每瓦性能將提高約20%；Intel 3將于2023年下半年投產，在生產過程當中會更大量地使用EUV，在每瓦性能上實現約18%的提升；Intel 20A預計將于2024年上半年投產，通過RibbonFET和PowerVia這兩項技術在每瓦性能上實現約15%的提升；最后，Intel 18A預計將于2024年下半年投產，在每瓦性能上將實現約10%的提升。宋繼強表示，目前英特爾在Intel 18A和Intel 20A上都取得了不錯的進展。

前沿研究正在帶來新的可能性

展望未來，還有一些新興、前沿研究領域有望為計算帶來更多的可能性。宋繼強分享了英特爾在以下三個領域所取得的主要進展：組件研究、神經擬態(tài)計算和集成光電。

組件研究向來都是英特爾生產、制造、研發(fā)部門很重要的一項研究工作，主要圍繞三方面展開：第一，是提供更多的核心微縮技術，涵蓋混合鍵合（hybrid bonding）技術、CMOS晶體管3D堆疊技術和對晶體管新材料的探索；第二，通過疊加新的晶體管材料和結構，給硅晶體管注入新的功能，包括增強模式的高K氮化鎵晶體管和硅FinFET晶體管的組合技術，以及反鐵電體材料的嵌入式內存；第三，是量子領域的工作，包括應用在邏輯計算的磁電自旋電子器件，磁疇壁電子器件和300毫米量子比特制程工藝流程。

神經擬態(tài)計算可以直接模擬人類神經元的形式構造芯片底層的計算單元，再通過脈沖神經網絡的方式編程實現人工智能算法，與傳統(tǒng)上主要使用CPU和GPU，靠堆乘加器的方式提供算力的模式相比，可以實現能效比千倍級以上的提升。宋繼強介紹，目前英特爾的神經擬態(tài)計算芯片已經發(fā)展到了第二代Loihi 2，基于Intel 4制程工藝，速度比上一代提升了10倍，單個芯片里的神經元數量也提升了8倍，達到100萬。同時，英特爾也推出了一套完整的開源的軟件框架Lava對神經擬態(tài)計算的開發(fā)提供全面支持，并和北京大學、復旦大學、鵬城實驗室、中科院自動化所、聯(lián)想等近200家國內外合作伙伴一起提升計算的效率。

在集成光電上，英特爾則致力于大幅提高光電轉換效率。在關鍵技術構建模塊上，英特爾基于CMOS工藝，實現了在一個平臺上集成所有的關鍵光學技術構建模塊，包括光的產生、放大、檢測、調制等等，大幅降低了尺寸和功耗；在器件層面，英特爾研制了一個集成在硅晶圓上的8波長激光器陣列，提升了準確性和能效比，為以后光電共封裝和光互連器件的量產鋪平了道路。此外，英特爾也繼續(xù)和大學合作，在高速光互連、I/O技術、性能擴展和節(jié)能方面做廣泛的研究。