32位MIPS CPU處理器Quartus軟件verilog語言

名稱：32位MIPS CPU處理器Quartus軟件verilog語言

軟件：Quartus

語言：Verilog

要求：設(shè)計MIPS處理器，支持MIPS指令的CPU

演示視頻

1. 設(shè)計說明

本設(shè)計為32位MIPS處理器，完全支持[MIPS手冊上]上的所有核心指令。

系統(tǒng)框圖如下：

運行周期

（a） 當(dāng)時鐘觸發(fā)程序計數(shù)器（PC）時，幫助從模塊read_instruction中獲取下一條指令。

（b） inst_parser模塊實現(xiàn)指令類型（R型、I型、J型），然后將指令解析為操作碼、rs、rt、rd、移位量、函數(shù)、地址和立即數(shù)。

（c） 當(dāng)操作碼和功能碼發(fā)生變化時，control_unit控制的所有信號都將被重置。

（d） 如果rs或rt寄存器發(fā)生變化并且存在讀取信號，則read_registers模塊將觸發(fā)。

（e） 有關(guān)寄存器的信號，如“讀取寄存器”或“寫入寄存器”信號。%1

（f） 如果運算是算術(shù)運算，則rs和rt寄存器的內(nèi)容以及移位量值將發(fā)送去ALU（算術(shù)邏輯單元）。

（g） 如果（e）信號是“寫入寄存器”信號，則將結(jié)果發(fā)送到寄存器。%1

（h） 如果信號是關(guān)于內(nèi)存的，如“寫入內(nèi)存”或“從內(nèi)存讀取”，則返回發(fā)送到內(nèi)存。。。

（i） 控制存儲器信號

（j） 如果信號是“從內(nèi)存讀取”，并且結(jié)果必須寫入寄存器（lw命令），則將結(jié)果發(fā)送到read_register模塊

單周期數(shù)據(jù)路徑如下：

共有7個模塊：

-Mips_core，主模塊。

-read_instructions，讀取下一條指令

-inst_parser，指令分析器

-control_unit，處理器的控制單元

-ALU32位，32位算術(shù)邏輯單元。

-read_data_memory，數(shù)據(jù)路徑的數(shù)據(jù)內(nèi)存

-read_registers：控制寄存器操作

2. 工程文件

3. 程序文件

4. 程序編譯

5. RTL圖

6. Testbench

7. 仿真圖