阻塞賦值

加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

在Verilog HDL的概念中阻塞賦值操作符用等號(hào)(即=)表示。在賦值時(shí)先計(jì)算等號(hào)右手部分的值,這時(shí)賦值語(yǔ)句不允許任何別的Verilog語(yǔ)句的干擾,直到現(xiàn)行的賦值完成時(shí)刻,才允許別的賦值語(yǔ)句的執(zhí)行。

在Verilog HDL的概念中阻塞賦值操作符用等號(hào)(即=)表示。在賦值時(shí)先計(jì)算等號(hào)右手部分的值,這時(shí)賦值語(yǔ)句不允許任何別的Verilog語(yǔ)句的干擾,直到現(xiàn)行的賦值完成時(shí)刻,才允許別的賦值語(yǔ)句的執(zhí)行。收起

查看更多
暫無(wú)相關(guān)內(nèi)容,為您推薦以下內(nèi)容

正在努力加載...