cpld

• AG32 MCU CPLD混合編程 VE配置

  VE配置對于一般的嵌入式開發(fā)者比較陌生，不清楚是怎么一回事。VE配置對于AG32 MCU+CPLD混合編程來說，非常重要。VE里主要包括了4大部分：PLL(系統(tǒng)時鐘，最大5路輸出)，MCU信號與引腳綁定，CPLD信號與引腳綁定，以及MCU與CPLD之間的信號關(guān)聯(lián)。Prepare Logic以后，系統(tǒng)會自動生成一個CPLD的頂層用戶入口。 之前一直提到的AG32與其他芯片（比如ST、GD）在使用上有

  上海易硅智能科技

  796

  04/14 07:36

  MCU 嵌入式開發(fā)

正在努力加載...