芯耀
100
之前發(fā)布的內(nèi)容：晶圓是如何制造出來(lái)的？、從入門到放棄，芯片的詳細(xì)制造流程！、寫給小白的芯片封裝入門科普、一文看懂芯片的封裝工藝（傳統(tǒng)封裝篇）、一文看懂芯片的封裝工藝（先進(jìn)封裝篇1：倒裝封裝）
今天繼續(xù)講先進(jìn)封裝。
█?晶圓級(jí)封裝
我們看下一個(gè)先進(jìn)封裝的關(guān)鍵概念——晶圓級(jí)封裝（Wafer Level Package，WLP）。
傳統(tǒng)封裝，是先切割晶圓，再封裝。
而晶圓級(jí)封裝的核心邏輯，是在晶圓上直接進(jìn)行封裝，然后再切割，變成芯片。
舉個(gè)例子：傳統(tǒng)封裝，是先把大面團(tuán)切成一塊塊，然后分別烘烤成蛋糕，分給大家吃。而晶圓級(jí)封裝，是先烤一個(gè)大蛋糕，然后切成一塊塊，分給大家吃。
從更廣泛的意義上講，任何在晶圓這一層級(jí)進(jìn)行全部或部分加工的封裝，都可以被認(rèn)為是晶圓級(jí)封裝。
晶圓級(jí)封裝出現(xiàn)于2000年左右，是半導(dǎo)體產(chǎn)業(yè)追求更高效率、更低成本的產(chǎn)物。
在晶圓上進(jìn)行封裝過(guò)程，能夠帶來(lái)以下好處：
1、由于側(cè)面未涂覆封裝材料，因此封裝后的芯片尺寸較小。晶圓上，晶粒的密度更高，平均成本更低。
2、方便批量生產(chǎn)制造芯片，縮短工期，總體成本也比較低。
3、芯片設(shè)計(jì)和封裝設(shè)計(jì)可以統(tǒng)一考慮，提升設(shè)計(jì)效率，降低設(shè)計(jì)成本。
晶圓級(jí)封裝，可以分為：扇入型晶圓級(jí)封裝（Fan-In WLP）和扇出型晶圓級(jí)封裝（Fan-Out WLP）。
這里的“扇（Fan）”，指的是芯片的尺寸。
我們分別來(lái)介紹。
·?扇入型WLP（FIWLP）
早期的WLP，多采用扇入型。扇入型的封裝布線、絕緣層以及錫球，都位于晶圓的頂部。封裝后的尺寸，和芯片尺寸是相同的。
上期小棗君說(shuō)過(guò)，芯片面積與封裝面積之比超過(guò)1:1.14的封裝，是CSP（芯片級(jí)封裝）。扇入型WLP都1:1了，顯然也屬于CSP。所以，由扇入型晶圓級(jí)封裝技術(shù)制成的封裝，也稱為晶圓級(jí)芯片級(jí)封裝（WLCSP）。
扇入型WLP，通常可以分為BOP（Bump On Pad，墊上凸點(diǎn)）和RDL（ReDistribution Layer，重布線層）兩種方式。
BOP封裝的結(jié)構(gòu)非常簡(jiǎn)單，Bump（凸點(diǎn)）直接構(gòu)建在Al pad（鋁襯板）的上面。如果Bump的位置遠(yuǎn)離Al pad，那么，就需要通過(guò)借助RDL技術(shù)，將Bump與Al pad進(jìn)行連接。
大名鼎鼎的RDL，終于出現(xiàn)了。
我們需要單開一節(jié)，專門介紹一下它。
· RDL
RDL的全稱，是ReDistribution Layer（重布線層）。
RDL是晶圓級(jí)封裝（WLP）的核心技術(shù)，也是后面2.5D/3D立體封裝的核心技術(shù)。在先進(jìn)封裝里，它占有重要地位。
它是在晶粒下面的中介層上進(jìn)行重新布線，實(shí)現(xiàn)I/O端口的重新布局。
簡(jiǎn)單來(lái)說(shuō)，它就像我們平時(shí)看到的PCB電路板。只不過(guò)，真正的PCB板是在芯片的外面，把各個(gè)成品芯片和元器件連起來(lái)。
而RDL，是封裝內(nèi)部的“PCB板”，方便了XY平面（橫向平面）的電氣延伸和互聯(lián)。它提升了封裝內(nèi)部電氣連接的靈活性，能夠讓芯片內(nèi)部布局更合理、更緊湊。
基于RDL，晶圓芯片上的“細(xì)間距”外圍陣列，可以變成“更大間距”陣列。
基于之前晶圓制造的文章，大家會(huì)發(fā)現(xiàn)，RDL很像晶粒內(nèi)部的金屬連線（立交橋）。
是的，RDL的工藝，和晶圓制作流程中的“蓋樓”流程差不多（可以參考晶圓制作的那期），主要就是光刻、涂膠顯影、刻蝕、濺射沉積、電鍍銅等工藝。
RDL也屬于將晶圓制造（前道）工藝降維到封裝（后道）中使用。和凸點(diǎn)一樣，也是中道工序。
目前，主流的RDL工藝有兩種：
第一種，是基于感光高分子聚合物，并結(jié)合電鍍銅與刻蝕工藝實(shí)現(xiàn)。
1、在晶圓表面涂覆一層聚合物薄膜，可選的聚合物材料包括光敏聚酰亞胺（PI）、苯并環(huán)丁烯（BCB）以及聚苯并惡唑（PBO）。這是為了增強(qiáng)芯片的鈍化層并起到應(yīng)力緩沖的作用。
2、加熱固化后，使用光刻工藝在所需位置進(jìn)行開孔，之后進(jìn)行刻蝕。
3、通過(guò)物理氣相沉積工藝（PVD），濺射Ti（鈦）與Cu（銅），分別作為阻擋層與種子層。
4、再來(lái)一波光刻、刻蝕工藝，把RDL層的空間給挖出來(lái)。
5、通過(guò)電鍍Cu工藝，在暴露出的Ti/Cu層上制造第一層RDL。（注意，電鍍是將電解質(zhì)溶液中的金屬離子還原為金屬并沉積在晶圓表面。）
6、去除掉光刻膠，并刻蝕掉多余的Ti/Cu。
7、涂覆第二層聚合物薄膜，使圓片表面平坦化并保護(hù)RDL層。
8、重復(fù)上述步驟，制作多層RDL結(jié)構(gòu)。
另一種工藝，是采用Cu大馬士革工藝結(jié)合PECVD與CMP工藝實(shí)現(xiàn)。
圖我實(shí)在是不想畫了，網(wǎng)上找了一個(gè)，供參考：
大致流程：
1、先采用PECVD工藝，沉積SiO2或Si3N4，作為絕緣層。
2、利用光刻與反應(yīng)離子刻蝕，在絕緣層上形成窗口。
3、分別濺射Ti/Cu的阻擋/種子層以及導(dǎo)體銅，和剛才工藝一樣。
4、采用CMP（化學(xué)機(jī)械研磨，之前介紹過(guò)的）工藝，將導(dǎo)體層減薄至所需厚度，形成了一層RDL或通孔層。
5、重復(fù)上述步驟，制作多層RDL結(jié)構(gòu)。
基于大馬士革工藝制作的多層RDL內(nèi)部構(gòu)架
第二種工藝需要采用CMP，制造成本比第一種高。在行業(yè)里，第一種用得比較多。
制作完RDL之后，是制作UBM（凸點(diǎn)下金屬層），工藝和RDL相似。
制作完UBM之后，通過(guò)掩膜板準(zhǔn)確定位焊膏和焊料球，并將其放置于UBM上。
隨后，進(jìn)行回流，使焊料與UBM形成良好的浸潤(rùn)結(jié)合，從而確保達(dá)到理想的焊接效果。
綜合以上步驟，扇入型WLP的大致工藝流程如下：
1、完成RDL布線，方便將I/O引出至方便焊接的位置。
2、對(duì)晶圓進(jìn)行減薄加工。
3、在RDL層所連接的金屬焊盤上，進(jìn)行植球。
4、對(duì)晶圓進(jìn)行切割，得到獨(dú)立的芯片。
5、完成FT測(cè)試，出廠。
過(guò)去的20多年，扇入型WLP廣泛應(yīng)用于移動(dòng)、便攜式和消費(fèi)類產(chǎn)品。特別是低I/O引腳數(shù)（≤200）、小芯片尺寸（≤ 6mm x 6 mm）、低成本、低端、薄型和大容量應(yīng)用的半導(dǎo)體器件，使用這種封裝比較多。
·?扇出型WLP（FOWLP）
扇入型WLP雖然面積小，但是支持的I/O引腳數(shù)也少。隨著時(shí)間的推移，芯片的I/O引腳數(shù)逐漸增加，扇入型WLP無(wú)法滿足要求。于是，就有了扇出型WLP（FOWLP）。
Fan-In WLP與Fan-Out WLP
扇出型WLP中，RDL可以向外延伸布線。這樣一來(lái)，封裝的面積大于晶粒的面積，I/O引腳數(shù)可以更多，引腳間距也寬松。
扇出型WLP如果符合CSP的尺寸比例要求，就是扇出型WLCSP。
扇出型WLP最早于2006年由英飛凌最先提出。他們?cè)谑謾C(jī)基帶芯片封裝中實(shí)現(xiàn)了量產(chǎn)，并將其命名為嵌入式晶圓級(jí)球柵陣列（eWLB）。
后來(lái)，扇出型WLP并沒有獲得什么關(guān)注。
直到2016年，臺(tái)積電基于FOWLP，推出了集成扇出型（InFO）封裝，并成功應(yīng)用于蘋果公司iPhone 7系列手機(jī)的A10處理器（AP）中，才讓扇出型WLP獲得了整個(gè)行業(yè)的高度關(guān)注。
憑借該項(xiàng)技術(shù)，臺(tái)積電成功包攬了蘋果公司之后每一代手機(jī)的AP芯片制造和封裝訂單。
后來(lái)，F(xiàn)OWLP高速發(fā)展，衍生出多種變體，包括核心扇出（Core FO）、高密度扇出（High-Density FO）和超高密度扇出（Ultra High Density FO）等，可以應(yīng)用于不同的需求場(chǎng)景。
我們來(lái)看看FOWLP的工藝過(guò)程。
前面說(shuō)WLP是先封裝，再切割。這句話其實(shí)不太適用于FOWLP。
FOWLP，是先切割，然后把芯片重新放置在人工載板上。接下來(lái)，再進(jìn)行晶圓級(jí)封裝。封裝完，再次切割，變成最終的芯片。
Fan-Out WLCSP工藝流程
根據(jù)工藝過(guò)程，扇出式WLP可以分為芯片先裝（Die First）和芯片后裝（Die Last）。芯片先裝又分為面朝下（Face Down）、面朝上（Face Up）。
芯片先裝，簡(jiǎn)單地說(shuō)，就是先把芯片放上， 再做布線（RDL）。
芯片后裝，就是先做布線（RDL）。測(cè)試合格的單元，再把芯片放上去。
芯片后裝的優(yōu)點(diǎn)，是可以提高合格芯片的利用率，以此提高成品率，降低成本。也有缺點(diǎn)，就是工藝相對(duì)復(fù)雜。
總結(jié)一下FOWLP的優(yōu)點(diǎn)：
1、FOWLP是一種無(wú)載板（Substrate-less）的封裝方式，不需要封裝載板，更不用引線，可以大幅降低成本。
2、FOWLP沒有封裝載板，所以垂直高度更低，能夠提供額外的垂直空間，向上堆疊更多的元件。
3、FOWLP厚度較薄，縮短芯片與散熱片之間的距離，有利于散熱。
4、FOWLP可以將不同功能的芯片進(jìn)行靈活集成，進(jìn)而完成系統(tǒng)級(jí)封裝（SiP）。這是后摩爾時(shí)代非常重要的技術(shù)手段之一。
·?扇出面板級(jí)封裝（FOPLP）
提到FOWLP，就肯定要提一下最近幾年特別火的FOPLP。
FOPLP（扇出面板級(jí)封裝），是扇出型封裝的一種，也基于重新布線層（RDL）工藝。
它和FOWLP非常類似，最大的區(qū)別在于：FOPLP使用的載板，不是8寸/12寸的晶圓，而是方形的大尺寸面板。
FOPLP具有以下優(yōu)勢(shì)：
1、低成本。
FOPLP采用方形的大尺寸面板，不僅單片產(chǎn)出的芯片數(shù)量更多，而且面積利用率更高。根據(jù)國(guó)際權(quán)威研究機(jī)構(gòu)Yole的數(shù)據(jù)，F(xiàn)OWLP技術(shù)面積使用率<85%，而FOPLP技術(shù)面積使用率>95%。
以600mmX600mm尺寸的面板為例，面積為12寸wafer carrier的5.1倍，單片產(chǎn)出數(shù)量大幅提升。
FOPLP可以大幅提高材料利用率和生產(chǎn)效率，進(jìn)而降低生產(chǎn)成本。
例如，F(xiàn)OWLP采用旋轉(zhuǎn)涂布工藝，PI、PR等光敏材料（價(jià)格昂貴）的有效利用率只有20%。FOPLP采用狹縫涂布工藝，材料有效利用率達(dá)到85%以上。
2、高靈活性。
FOPLP的生產(chǎn)靈活性更高，適合大批量生產(chǎn)，生產(chǎn)周期更短。
例如，F(xiàn)OWLP封裝中，光罩的尺寸小，單次曝光面積有上限，需要通過(guò)拼接的方式曝光，效率低，良率低，影響產(chǎn)能。
而FOPLP封裝，單次曝光面積是FOWLP的4倍以上，效率高、良率高，大幅提升了產(chǎn)能。
3、優(yōu)秀的熱管理。
通過(guò)優(yōu)化封裝結(jié)構(gòu)，以及選擇合適的材料，F(xiàn)OPLP可以有更好的散熱性能，降低芯片工作溫度，提高芯片的可靠性和壽命。
4、高集成度。
FOPLP在大面板上重新分布半導(dǎo)體芯片，能夠在單個(gè)封裝內(nèi)集成多個(gè)芯片、無(wú)源元件和連接，可以實(shí)現(xiàn)更高的集成度，甚至更高的性能。
集成更多功能模塊，可以減少封裝步驟和材料消耗，也能降低成本。
5、高電氣性能。
FOPLP具有更低的電感和電容效應(yīng)，電氣性能出色。
圖片來(lái)自亞智科技
當(dāng)然，F(xiàn)OPLP也有缺點(diǎn)，包括面板尺寸和組裝工藝未能標(biāo)準(zhǔn)化、封裝密度較低（與FOWLP相比），以及芯片翹曲問(wèn)題等。
目前，F(xiàn)OPLP板級(jí)封裝憑借剛才提到的優(yōu)點(diǎn)，在射頻芯片、電源芯片、高頻芯片、傳感器芯片等領(lǐng)域展現(xiàn)了非常不錯(cuò)的應(yīng)用前景。
包括臺(tái)積電、英偉達(dá)、三星、群創(chuàng)光電等在內(nèi)的很多廠商，都表示了對(duì)FOPLP的關(guān)注，也投入了大量的資源。FOPLP的市場(chǎng)份額在不斷攀升，預(yù)計(jì)2027年左右會(huì)進(jìn)入一個(gè)技術(shù)成熟階段，應(yīng)用于AI GPU等芯片封裝場(chǎng)景。
另外值得一提的，是FOPLP所使用的玻璃載板材料。
FOPLP載板的面積大，所以，在生產(chǎn)和處理的過(guò)程中，容易出現(xiàn)翹曲等問(wèn)題。
所以，相比于傳統(tǒng)的硅材料，F(xiàn)OPLP的載板材料主要是金屬、玻璃或其它高分子聚合物材料。在這些材料之中，玻璃在機(jī)械、物理、光學(xué)等性能上具有明顯的優(yōu)勢(shì)，現(xiàn)在已經(jīng)成為行業(yè)關(guān)注的焦點(diǎn)。
玻璃基板的表面比塑料（有機(jī)材料）基板更光滑。在同樣面積下，能夠開孔（下期會(huì)提到的通孔）的數(shù)量也比塑料基板多。這極大提升了芯片之間的互連密度，有利于實(shí)現(xiàn)更復(fù)雜的設(shè)計(jì)，更有效地利用空間。
在熱學(xué)性能、物理穩(wěn)定度方面，玻璃基板也表現(xiàn)出色，不容易因?yàn)闇囟雀叨l(fā)生翹曲或變形。
玻璃基板的電氣性能也突出，介電損耗更低，電氣連接更穩(wěn)定、高效。
目前，業(yè)界關(guān)于玻璃基板的研究和布局也同樣激烈。
好了，關(guān)于晶圓級(jí)封裝（WLP）的知識(shí)，就先介紹到這里。
下一期，是芯片封裝專題的最后一期，我們講講2.5D/3D封裝，還有背后非常重要的TSV/TGV、混合鍵合等技術(shù)。
敬請(qǐng)關(guān)注！
參考文獻(xiàn)：1、《芯片制造全工藝流程》，半導(dǎo)體封裝工程師之家；2、《半導(dǎo)體后端制造：傳統(tǒng)封裝和晶圓級(jí)封裝》，Semika；3、《一文了解硅通孔(TSV)及玻璃通孔(TGV)技術(shù)》，圓圓de圓，半導(dǎo)體全解；4、《摩爾定律重要方向，先進(jìn)封裝大有可為》，華福證券；5、《FOPLP扇出型板級(jí)封裝》，AshiRiga，知乎；6、《一文看懂晶圓級(jí)封裝》，skhynix官網(wǎng)，半導(dǎo)體行業(yè)觀察；7、《一文了解載帶自動(dòng)焊接(TAB)技術(shù)》，小陳婆婆，學(xué)習(xí)那些事；
8、《玻璃基板成為芯片封裝競(jìng)爭(zhēng)新熱點(diǎn)》，東吳證券；9、《技術(shù)發(fā)展引領(lǐng)產(chǎn)業(yè)變革，向高密度封裝時(shí)代邁進(jìn)》，華金證券；10、《先進(jìn)封裝高密度互聯(lián)推動(dòng)鍵合技術(shù)發(fā)展，國(guó)產(chǎn)設(shè)備持續(xù)突破》，東吳證券；11、《算力時(shí)代來(lái)臨，Chiplet 先進(jìn)封裝大放異彩》，民生證券；12、《先進(jìn)封裝設(shè)備深度報(bào)告》，華西證券；13、《半導(dǎo)體封測(cè)行業(yè)深度報(bào)告》，華福證券；14、《深度分析半導(dǎo)體封裝技術(shù)趨勢(shì)，F(xiàn)OPLP前景如何？》，芯師爺；15、《技術(shù)前沿：面板級(jí)封裝FOPLP》，ittbank；16、《先進(jìn)封裝技術(shù)-扇出型晶圓級(jí)封裝（FOWLP）》，CAE工程師筆記；17、維基百科、百度百科、各廠商官網(wǎng)。
