如何用電源去耦電容改善高速信號質(zhì)量

公眾號 | 高速先生，作者 | 姜杰

大家都知道，信號的最佳回流路徑是GND：對于走線而言，我們希望能參考GND平面；對于信號管腳，我們希望GND管腳伴隨；對于BGA區(qū)域的高速信號扇出過孔，我們希望能被相鄰的GND過孔包圍。

因此，經(jīng)驗豐富的攻城獅一定會避免讓高速差分信號置于如下的境地：BGA區(qū)域差分信號管腳的四周分布多個電源管腳（圖中白色對應(yīng)差分信號，綠色是GND網(wǎng)絡(luò)，黃色是電源PWR網(wǎng)絡(luò)），不多不少，一邊一個。

理想很豐滿，現(xiàn)實卻很骨感，上圖的這種情況偏偏是存在的，更要命的是，電源管腳還不能換成GND網(wǎng)絡(luò)。

當(dāng)硬件攻城獅對換PIN方案表示無能為力的時候，Layout攻城獅把求助的眼光投向了高速先生，高速先生則默默的看向本文的標(biāo)題：如何用電源去耦電容改善高速信號質(zhì)量？

沒錯，高速先生做過類似的案例。

如前所述，我們的Layout攻城獅經(jīng)驗豐富，在他的努力下，找到了另外一個對比模型，信號管腳周圍只分布了3個電源管腳（下圖中的紅色圓圈）的情況。

為了高速先生仿真對比，Layout攻城獅也是非常的貼心了。

先仿真沒有電容的情況。這個時候，對于走線特征阻抗100歐姆的差分信號，過孔阻抗是這樣的：

阻抗曲線甚至出現(xiàn)了振蕩。換個角度，對比衡量阻抗連續(xù)性的另外一個參數(shù)，回波損耗。對于本案例中的100GBASE-KR4信號，在基頻12.9GHz以內(nèi)的頻段，4個電源孔情況下的最大回?fù)p-17.5dB，3個電源孔情況下的最大回?fù)p-21.9dB。

通過對比可以發(fā)現(xiàn)，回流地孔的增加確實改善了差分過孔的阻抗，回?fù)p也反映了同樣的趨勢。問題在于，無論是3個電源孔還是4個電源孔，結(jié)果都不太理想。

一直關(guān)注高速先生的朋友，一定還記得前不久的一篇文章《瞧不起誰??！“縫合電容”我怎么可能不知道》，此時會不會突發(fā)靈感：同樣是電容，電源去耦電容該不會對改善高速信號質(zhì)量有幫助吧？

試試看。

每個電源管腳加上本就屬于它的去耦電容，像下圖這樣（當(dāng)然了，BGA和電容位于PCB不同的布局面，本視圖是為了大家更清楚的看到二者的相對位置）。

增加電容前后，3個電源過孔情況的回?fù)p對比如下，在關(guān)注頻段內(nèi)，增加電容后的最大回?fù)p有較大改善。

同樣的， 4個相鄰電源過孔的差分過孔回?fù)p也改善了不少。整體對比情況如下圖。

電源去耦電容本來是為了減小電源噪聲，沒想到還能順帶改善信號質(zhì)量，這到底是為什么呢？

Q、本期提問：本案例中的電源去耦電容改善信號質(zhì)量的原理是什么？

聲明：未經(jīng)高速先生授權(quán)許可，任何機(jī)構(gòu)、媒體、個人不得轉(zhuǎn)載、修改、摘編或以其他方式復(fù)制、傳播高速先生平臺的原創(chuàng)作品。