芯耀
230
近幾年，業(yè)界都在討論摩爾定律是否已經(jīng)失效，因?yàn)?a class="article-link" target="_blank" href="/tag/%E6%99%B6%E4%BD%93%E7%AE%A1/">晶體管難以按照 2 年一次微縮的規(guī)律發(fā)展，畢竟硅基電路問世已經(jīng) 60 年，微縮技術(shù)始終是有極限的。作為全球最大的晶圓代工廠，臺(tái)積電在 28nm、16nm、10nm、7nm 的工藝制程上不斷突破，5nm、3nm、2nm 已經(jīng)在路上，未來是否會(huì)突破 1nm 工藝呢？
根據(jù)臺(tái)積電的規(guī)劃，2020 年會(huì)量產(chǎn) 5nm 工藝，2022 年則會(huì)量產(chǎn) 3nm 工藝，2nm 工藝在研發(fā)中，預(yù)計(jì)會(huì)在 2024 年問世。臺(tái)積電也表示，正在研究 2nm 以下的工藝，正在逼近 1nm 工藝。其實(shí) 1nm 工藝還有更深的含義——1nm 級(jí)別的工藝有可能是硅基半導(dǎo)體的終結(jié)，再往下走就需要換材料了，比如納米片、碳納米管等，2017 年 IBM 領(lǐng)銜的科研團(tuán)隊(duì)就成功使用碳納米管制造出了 1nm 晶體管。
硅基半導(dǎo)體發(fā)展的 60 年中，10nm、7nm、5nm、3nm 甚至 2nm 都被當(dāng)做過硅基工藝的極限，現(xiàn)在來看還是一步步被突破了。臺(tái)積電研發(fā)負(fù)責(zé)人、技術(shù)研究副總經(jīng)理黃漢森（Philip Wong）曾經(jīng)談到過半導(dǎo)體工藝極限的問題，他認(rèn)為到了 2050 年，晶體管來到氫原子尺度，即 0.1nm。
業(yè)界一直在追求更高的工藝制程，也有人士提高了量子芯片，所謂量子芯片就是將量子線路集成在基片上，進(jìn)而承載量子信息處理的功能。借鑒于傳統(tǒng)計(jì)算機(jī)的發(fā)展歷程，量子計(jì)算機(jī)的研究在克服瓶頸技術(shù)之后，要想實(shí)現(xiàn)商品化和產(chǎn)業(yè)升級(jí)，需要走集成化的道路。超導(dǎo)系統(tǒng)、半導(dǎo)體量子點(diǎn)系統(tǒng)、微納光子學(xué)系統(tǒng)、甚至是原子和離子系統(tǒng)，都想走芯片化的道路。從發(fā)展看，超導(dǎo)量子芯片系統(tǒng)從技術(shù)上走在了其它物理系統(tǒng)的前面；傳統(tǒng)的半導(dǎo)體量子點(diǎn)系統(tǒng)也是人們努力探索的目標(biāo)，因?yàn)楫吘箓鹘y(tǒng)的半導(dǎo)體工業(yè)發(fā)展已經(jīng)很成熟，如半導(dǎo)體量子芯片在退相干時(shí)間和操控精度上一旦突破容錯(cuò)量子計(jì)算的閾值，有望集成傳統(tǒng)半導(dǎo)體工業(yè)的現(xiàn)有成果，大大節(jié)省開發(fā)成本。
或許在 1nm 以后，隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體工藝會(huì)走向另一個(gè)新的征程，不再受制于微縮技術(shù)的研發(fā)問題。
