芯耀
341
在高速數(shù)字電路和射頻系統(tǒng)中，高頻晶振作為關(guān)鍵的頻率源，其信號(hào)完整性直接影響整個(gè)系統(tǒng)的性能。隨著電子技術(shù)的飛速發(fā)展，晶振的工作頻率不斷提高，電磁干擾（EMI）與串?dāng)_問(wèn)題日益凸顯，成為制約系統(tǒng)可靠性和穩(wěn)定性的重要因素。
高頻晶振的信號(hào)完整性挑戰(zhàn)
（一）EMI產(chǎn)生機(jī)理
高頻晶振在工作時(shí)，會(huì)產(chǎn)生豐富的諧波成分，這些諧波通過(guò)電磁輻射和傳導(dǎo)耦合的方式傳播到周圍電路，形成EMI。晶振的封裝寄生參數(shù)，如引腳電感和電容，會(huì)加劇高頻信號(hào)的反射和輻射。此外，晶振內(nèi)部的石英晶體在振蕩過(guò)程中會(huì)產(chǎn)生機(jī)械振動(dòng)，與電路中的寄生參數(shù)相互作用，形成電磁輻射源。同時(shí)，電源噪聲和地平面噪聲也會(huì)通過(guò)晶振的供電引腳和接地引腳耦合到晶振電路，導(dǎo)致晶振輸出信號(hào)的相位噪聲增加，進(jìn)一步惡化EMI性能。
（二）串?dāng)_產(chǎn)生機(jī)理
串?dāng)_是指相鄰信號(hào)走線之間由于電磁耦合而產(chǎn)生的干擾現(xiàn)象。在高頻晶振電路中，晶振的輸出信號(hào)走線、時(shí)鐘分配網(wǎng)絡(luò)以及周圍的高速數(shù)字信號(hào)走線容易產(chǎn)生串?dāng)_。當(dāng)兩條走線平行敷設(shè)且距離較近時(shí)，它們之間的互感和互容會(huì)導(dǎo)致信號(hào)能量的相互耦合，從而在受害走線上產(chǎn)生串?dāng)_噪聲。串?dāng)_不僅會(huì)影響晶振輸出信號(hào)的質(zhì)量，還可能導(dǎo)致系統(tǒng)時(shí)鐘同步錯(cuò)誤，引發(fā)數(shù)據(jù)傳輸錯(cuò)誤等問(wèn)題。
抑制EMI的方法
（一）晶振選型與布局
選擇低EMI的高頻晶振是抑制EMI的首要步驟。優(yōu)先選用表面貼裝（SMD）封裝的晶振，其引腳電感和寄生電容較小，有利于減少電磁輻射。同時(shí)，關(guān)注晶振的頻率穩(wěn)定性和相位噪聲指標(biāo)，低相位噪聲的晶振能夠減少諧波成分的產(chǎn)生。在PCB布局時(shí)，將晶振放置在靠近需要時(shí)鐘信號(hào)的芯片附近，盡量縮短晶振輸出信號(hào)的走線長(zhǎng)度，減少走線的輻射面積。晶振應(yīng)遠(yuǎn)離高速數(shù)字信號(hào)走線、射頻電路和電源模塊，避免受到這些區(qū)域的電磁干擾。
（二）PCB設(shè)計(jì)優(yōu)化
1.電源與地平面設(shè)計(jì)：為晶振提供穩(wěn)定的電源是抑制EMI的關(guān)鍵。使用獨(dú)立的電源層和地平面為晶振供電，避免與其他電路共享電源和地平面，減少電源噪聲和地平面噪聲的耦合。在晶振的電源引腳上并聯(lián)一個(gè)高頻去耦電容，通常為1μF的陶瓷電容，以濾除電源中的高頻噪聲。去耦電容應(yīng)盡量靠近晶振的電源引腳，縮短連接走線的長(zhǎng)度，提高去耦效果。
2.走線設(shè)計(jì)：晶振的輸出信號(hào)走線應(yīng)采用特性阻抗控制的傳輸線，如微帶線或帶狀線，確保信號(hào)的傳輸質(zhì)量。走線寬度應(yīng)根據(jù)傳輸速率和特性阻抗要求進(jìn)行設(shè)計(jì)，避免走線過(guò)細(xì)或過(guò)寬導(dǎo)致的信號(hào)反射和輻射增加。同時(shí)，走線應(yīng)盡量避免直角轉(zhuǎn)彎和分支，減少信號(hào)的反射和電磁輻射。對(duì)于差分晶振輸出信號(hào)，應(yīng)采用差分走線設(shè)計(jì)，保持兩條走線的長(zhǎng)度相等、間距一致，提高共模抑制比，減少EMI輻射。
（三）接地處理
良好的接地是抑制EMI的重要措施。晶振的接地引腳應(yīng)直接連接到PCB的主地平面，確保接地路徑的低阻抗。在晶振下方的地平面上鋪設(shè)連續(xù)的銅箔，形成一個(gè)良好的接地平面，減少晶振的電磁輻射。對(duì)于多層PCB，可將晶振放置在接地平面上方的信號(hào)層，利用接地平面作為屏蔽層，抑制晶振的電磁輻射。同時(shí)，注意其他電路的接地設(shè)計(jì)，避免不同接地系統(tǒng)之間的噪聲耦合。
（四）屏蔽與濾波
對(duì)于EMI輻射較強(qiáng)的高頻晶振，可采用金屬屏蔽罩對(duì)晶振進(jìn)行屏蔽，將晶振的電磁輻射限制在屏蔽罩內(nèi)部，減少對(duì)周圍電路的干擾。屏蔽罩應(yīng)良好接地，確保屏蔽效果。此外，在晶振的輸出信號(hào)線上添加EMI濾波器，如共模電感、LC濾波器等，濾除高頻噪聲成分，改善信號(hào)的頻譜特性。濾波器應(yīng)根據(jù)晶振的工作頻率和噪聲特性進(jìn)行選擇和設(shè)計(jì)，確保在有效抑制噪聲的同時(shí)，不影響晶振信號(hào)的正常傳輸。
抑制串?dāng)_的方法
（一）布局優(yōu)化
在PCB布局時(shí)，合理規(guī)劃晶振電路與周圍信號(hào)走線的位置，避免晶振輸出信號(hào)走線與高速數(shù)字信號(hào)走線、射頻信號(hào)走線平行敷設(shè)。增加晶振走線與其他走線之間的間距，通常要求間距大于3倍的走線寬度，以減少互感和互容耦合。對(duì)于無(wú)法避免平行敷設(shè)的走線，可在兩條走線之間設(shè)置接地隔離帶，降低串?dāng)_噪聲。同時(shí)，將晶振的時(shí)鐘分配網(wǎng)絡(luò)盡量集中布置，減少時(shí)鐘信號(hào)的扇出數(shù)量和走線長(zhǎng)度，降低串?dāng)_的可能性。
（二）走線設(shè)計(jì)
采用差分走線設(shè)計(jì)晶振的輸出信號(hào)，利用差分信號(hào)的共模抑制特性，減少串?dāng)_對(duì)信號(hào)的影響。差分走線應(yīng)保持嚴(yán)格的等長(zhǎng)和等間距，避免出現(xiàn)長(zhǎng)度偏差和間距變化，確保差分信號(hào)的相位一致性。對(duì)于單端晶振信號(hào)走線，可采用加粗走線、增加走線與地平面的耦合等方式，提高走線的抗串?dāng)_能力。此外，在走線周圍鋪設(shè)接地保護(hù)線，形成一個(gè)屏蔽層，減少外界干擾對(duì)晶振信號(hào)的影響。
（三）端接與匹配
在晶振信號(hào)的接收端和發(fā)送端進(jìn)行端接匹配，減少信號(hào)的反射和駐波，降低串?dāng)_噪聲。對(duì)于源端匹配，可采用串聯(lián)電阻的方式，將電阻值設(shè)置為傳輸線特性阻抗與晶振輸出阻抗的差值，使信號(hào)源的輸出阻抗與傳輸線的特性阻抗相匹配。對(duì)于終端匹配，可采用并聯(lián)電阻或RC匹配網(wǎng)絡(luò)的方式，使接收端的輸入阻抗與傳輸線的特性阻抗相匹配。端接匹配不僅能夠改善信號(hào)的完整性，還能減少串?dāng)_對(duì)相鄰走線的影響。
（四）分層與隔離
在多層PCB設(shè)計(jì)中，合理分配信號(hào)層、電源層和地平面，將晶振電路與其他高頻電路和高速數(shù)字電路分布在不同的信號(hào)層，利用電源層和地平面作為隔離層，減少層間串?dāng)_。晶振信號(hào)層應(yīng)與其他信號(hào)層之間保持足夠的層間距，避免層間電磁耦合。同時(shí)，對(duì)于關(guān)鍵的晶振走線，可將其布置在內(nèi)層信號(hào)層，利用外層的電源層和地平面進(jìn)行屏蔽，提高抗串?dāng)_能力。
實(shí)驗(yàn)驗(yàn)證與案例分析
（一）實(shí)驗(yàn)平臺(tái)搭建
為了驗(yàn)證上述抑制方法的有效性，搭建了一個(gè)高頻晶振實(shí)驗(yàn)平臺(tái)，包括高頻晶振模塊、PCB測(cè)試板、頻譜分析儀、示波器等設(shè)備。晶振選用一款工作頻率為100MHz的SMD封裝晶振，PCB測(cè)試板采用四層板設(shè)計(jì)，包含晶振電路、時(shí)鐘分配網(wǎng)絡(luò)和高速數(shù)字信號(hào)電路。
（二）實(shí)驗(yàn)結(jié)果分析
在未采取任何抑制措施的情況下，通過(guò)頻譜分析儀測(cè)量晶振的EMI輻射，發(fā)現(xiàn)其在300MHz~1GHz頻段存在較強(qiáng)的諧波輻射，超過(guò)了電磁兼容標(biāo)準(zhǔn)的限值。同時(shí)，通過(guò)示波器觀察晶振輸出信號(hào)和相鄰走線的串?dāng)_噪聲，發(fā)現(xiàn)串?dāng)_噪聲峰值達(dá)到了信號(hào)幅值的20%，嚴(yán)重影響了信號(hào)的質(zhì)量。
在采取了晶振選型優(yōu)化、PCB布局布線調(diào)整、接地處理、屏蔽與濾波等抑制措施后，再次測(cè)量EMI輻射，發(fā)現(xiàn)諧波輻射強(qiáng)度顯著降低，在300MHz~1GHz頻段的輻射值低于電磁兼容標(biāo)準(zhǔn)限值。同時(shí)，串?dāng)_噪聲峰值降低到信號(hào)幅值的5%以下，晶振輸出信號(hào)的質(zhì)量得到明顯改善。
（三）案例分析
以某高速數(shù)字系統(tǒng)為例，該系統(tǒng)采用了一款200MHz的高頻晶振作為時(shí)鐘源。在系統(tǒng)調(diào)試過(guò)程中，發(fā)現(xiàn)晶振的EMI輻射導(dǎo)致周圍的射頻電路出現(xiàn)接收靈敏度下降的問(wèn)題，同時(shí)串?dāng)_噪聲導(dǎo)致數(shù)字信號(hào)傳輸出現(xiàn)誤碼。通過(guò)分析，確定是晶振的布局不合理、走線過(guò)長(zhǎng)以及接地不良導(dǎo)致的EMI和串?dāng)_問(wèn)題。針對(duì)這些問(wèn)題，重新設(shè)計(jì)了PCB布局，將晶振靠近主芯片放置，縮短了輸出信號(hào)走線長(zhǎng)度，優(yōu)化了電源和地平面設(shè)計(jì)，并為晶振添加了屏蔽罩和去耦電容。經(jīng)過(guò)整改后，系統(tǒng)的EMI性能和信號(hào)完整性得到了顯著提升，射頻電路的接收靈敏度和數(shù)字信號(hào)的傳輸可靠性恢復(fù)正常。
高頻晶振的EMI與串?dāng)_問(wèn)題是影響信號(hào)完整性的重要因素，需要從晶振選型、PCB設(shè)計(jì)、接地處理、屏蔽濾波等多個(gè)方面采取綜合抑制措施。通過(guò)合理的布局布線、優(yōu)化的電源地平面設(shè)計(jì)、有效的接地和屏蔽濾波手段，能夠顯著降低EMI輻射和串?dāng)_噪聲，提高高頻晶振的信號(hào)完整性。
隨著電子技術(shù)的不斷發(fā)展，高頻晶振的工作頻率將越來(lái)越高，對(duì)信號(hào)完整性的要求也將更加嚴(yán)格。未來(lái)，需要進(jìn)一步研究新型的晶振封裝技術(shù)、低EMI材料和先進(jìn)的PCB設(shè)計(jì)方法，以應(yīng)對(duì)更高頻率下的信號(hào)完整性挑戰(zhàn)。同時(shí)，結(jié)合仿真工具和自動(dòng)化設(shè)計(jì)軟件，實(shí)現(xiàn)對(duì)高頻晶振電路的電磁兼容性預(yù)測(cè)和優(yōu)化設(shè)計(jì)，提高系統(tǒng)的可靠性和穩(wěn)定性。
