一款高壓LED芯片的設(shè)計(jì)和制造工藝

高壓LED芯片（HV LED）是一種通過微晶粒串聯(lián)集成技術(shù)，在單一芯片上實(shí)現(xiàn)高電壓、低電流驅(qū)動(dòng)的發(fā)光器件。其核心在于將多個(gè)微小LED單元（Cell）串聯(lián)集成，形成高壓驅(qū)動(dòng)特性（通常工作電壓20–100V），相比傳統(tǒng)低壓LED（3–4V），具有顯著的能效和系統(tǒng)優(yōu)化優(yōu)勢(shì)。在單一基板（如藍(lán)寶石）上通過溝槽刻蝕（深度4–8μm）分割多個(gè)獨(dú)立發(fā)光單元，再通過金屬導(dǎo)線串聯(lián)連接，形成高電壓、低電流（如50V/20mA）的集成芯片。
關(guān)鍵技術(shù)包括：高深寬比溝槽刻蝕、絕緣層沉積（防止短路）、互連導(dǎo)線平坦化（確保連接可靠性）工作電壓：可達(dá)35–100V（傳統(tǒng)LED僅3–4V），電流降低至傳統(tǒng)LED的1/10–1/20（如20mA vs. 350mA）驅(qū)動(dòng)電路簡(jiǎn)化：高壓特性可直接匹配交流電網(wǎng)（如220V），減少AC/DC轉(zhuǎn)換環(huán)節(jié)，電源效率提升10–15%。溝槽刻蝕、絕緣層沉積工藝難度大，良率低于傳統(tǒng)LED（成本增加15–20%）?；竟に嚥襟E類似傳統(tǒng)LED芯片，但是工藝參數(shù)差別較大。

六塊掩模版的圖樣

A．MESA

B．TCL

C．?ISO isolation

D. MB metal bridge

E．PW

F．SiO2?passivation

8-25次試驗(yàn)一片

1.MESA- ICP 6min

Fig.1 The picture of wafer etched by ICP in 6 min.

The average thickness of SiO2 Hard Mask: 6671??

The MESA average depth after ICP: 12400 ?

Fig. 2 Photograph of remove SiO2 mask. Rough wafer 45 sec., smooth wafer 50 sec..

2.TCL

The thickness of ITO is about 250 nm.

Fig. 3 etched ITO four minutes

3.ISO

Fig. 4 Etched 30 minutes using ICP

Fig. 5 Remove SiO2(1um) after ICP 40 minutes

The graphic pattern of the wafer inclined to one side in this step.

最終芯片外觀，然后激光切割。

該技術(shù)的難點(diǎn)是小chip之間需要完全刻蝕獨(dú)立，然后用金電極串聯(lián)，如何讓電極跨越高深度的鴻溝而不出現(xiàn)懸空和斷線。