Arteris推出全新Magillem Packaging解決方案應對IP模塊與芯粒的硅設計復用挑戰(zhàn)

致力于加速系統(tǒng)級芯片 (SoC) 開發(fā)的領先系統(tǒng) IP 提供商 Arteris 公司（納斯達克股票代碼：AIP）今天宣布推出 Magillem Packaging，這款全新軟件產(chǎn)品旨在簡化和加速從 AI數(shù)據(jù)中心到邊緣設備等各種先進芯片的構建流程。

隨著芯片設計中組件數(shù)量激增、性能要求日益嚴苛且開發(fā)周期不斷壓縮，Magillem Packaging解決方案通過自動化設計流程中最耗時的環(huán)節(jié)——現(xiàn)有技術的組裝與復用，助力工程團隊更快速高效地開展工作。

"硅IP模塊數(shù)量激增、AI算力持續(xù)擴展、子系統(tǒng)IP規(guī)模擴大以及芯粒技術迅猛發(fā)展，這些因素共同推動半導體設計面臨前所未有的集成挑戰(zhàn)，"Arteris總裁兼首席執(zhí)行官K. Charles Janac表示，"Magillem Packaging解決方案能有效簡化這種復雜性，通過自動化IP就緒與組裝流程來提升生產(chǎn)效率，幫助我們的合作伙伴和客戶更快交付先進技術。"

Magillem Packaging解決方案支持IP團隊快速可靠地封裝并準備數(shù)百甚至數(shù)千個組件，這些組件可集成至單個芯?；蛐酒O計中，包括全新、現(xiàn)有或第三方IP模塊。該產(chǎn)品基于最新版IEEE 1865（IP-XACT）標準，可與行業(yè)工具及硅IP無縫協(xié)作，在幫助企業(yè)應對日益增長的設計需求的同時，減少代價高昂的錯誤和延誤。

Arteris Magillem Packaging 解決方案的核心功能：

• IP復用 - 基于經(jīng)過驗證的方法學，以可復用格式對IP、子系統(tǒng)和芯粒進行完整封裝，涵蓋配置、實現(xiàn)與驗證環(huán)節(jié)，支持增量式及完整封裝流程。
• 構建即合規(guī) - 無需預先掌握IP-XACT專業(yè)知識即可自動生成符合IEEE 1685-2022標準的封裝，通過內置Magillem檢查套件確保標準合規(guī)性與數(shù)據(jù)一致性。
• 可擴展自動化 - 為新舊IP模塊提供全自動封裝生成能力，兼容IEEE 1685標準的2009和2014歷史版本，配備直觀圖形編輯器實現(xiàn)IP模塊描述的快速查看與編輯。

這款新軟件基于Arteris經(jīng)過驗證的設計自動化方法打造，是對其已被全球眾多頂尖半導體公司采用的產(chǎn)品套件的有力補充。

“Andes Technology憑借全面的RISC-V處理器IP系列和定制化工具獲得業(yè)界認可，這些解決方案幫助客戶輕松實現(xiàn)SoC設計的差異化，”Andes Technology Corporation業(yè)務開發(fā)與營銷總監(jiān)Marc Evans表示，“最新的IP-XACT 2022標準支持結構化自動化，優(yōu)化IP封裝與集成。Magillem Packaging與Andes簡化工作流程的承諾相輔相成，助力更快速、更可靠的SoC開發(fā)?！?/p>

“MIPS Atlas系列專為自主系統(tǒng)、工業(yè)及嵌入式AI應用中的高效計算而設計，這些領域對快速集成和設計復用至關重要，”MIPS IP業(yè)務部副總裁兼總經(jīng)理Drew Barbier指出，“Arteris Magillem Packaging通過自動化生成符合IP-XACT 2022標準的封裝，并支持行業(yè)標準，契合客戶加速SoC開發(fā)的需求。我們攜手助力客戶簡化IP集成、降低設計復雜度，并更快地將創(chuàng)新芯片推向市場。”