芯耀
243
中國數(shù)字EDA/IP龍頭企業(yè)上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）今日宣布數(shù)字芯片驗證的核心仿真調(diào)試工具已取得重大進展，于今日正式發(fā)布國產(chǎn)自研下一代全功能高性能數(shù)字仿真器UniVista Simulator Plus (UVS+)和下一代全功能高效能數(shù)字驗證調(diào)試平臺UniVista Debugger Plus (UVD+)。新一代仿真器UVS+打造全國產(chǎn)一站式驗證流程，全自研架構(gòu)，并支持國產(chǎn)服務(wù)器生態(tài)，可比肩國際領(lǐng)先廠商的仿真、編譯及波形處理的先進性能，大幅加速驗證流程；全面覆蓋支持現(xiàn)代芯片驗證所需的數(shù)字仿真功能和各項特殊應(yīng)用場景需求。新一代調(diào)試平臺UVD+集成更多高階功能，提供全場景調(diào)試能力，創(chuàng)新的數(shù)據(jù)處理架構(gòu)提升驗證調(diào)試效率，并打造全新視覺觀感，多維提升調(diào)試體驗。
2021年10月，合見工軟就推出了國內(nèi)首款自主自研的商用級數(shù)字仿真器，正式打破了國際EDA高端仿真工具的壟斷，對EDA國產(chǎn)化意義重大。三年多以來，UVS系列已經(jīng)過百萬量級客戶實戰(zhàn)項目用例打磨淬煉和持續(xù)迭代優(yōu)化，已在50+個關(guān)鍵芯片項目中成功應(yīng)用，得到了國內(nèi)頭部客戶的認(rèn)可，積累了豐富的行業(yè)經(jīng)驗。
下一代全功能高性能數(shù)字仿真器UVS+全面支持 Verilog、SystemVerilog、UVM等主流標(biāo)準(zhǔn)及驗證方法學(xué)，并支持UPF、SystemC、數(shù)?；旆?、X-prop等高階功能，在功能完備性、可靠性與性能表現(xiàn)上均達到卓越水準(zhǔn)。全新UVS+針對測試向量和設(shè)計均進行了全新架構(gòu)的優(yōu)化處理?；诤弦姽ぼ浫匝懈咝阅芗軜?gòu)和數(shù)據(jù)庫格式，UVS+在大量真實項目嚴(yán)苛的實測考驗中，UVS+的穩(wěn)定性與性能優(yōu)勢得以充分彰顯，能夠全方位、深層次地覆蓋從模塊級到系統(tǒng)級的芯片高效驗證需求，為芯片設(shè)計企業(yè)提供堅實可靠的技術(shù)支撐。
下一代全功能、高性能數(shù)字驗證調(diào)試平臺UVD+，依托創(chuàng)新的全自研架構(gòu)精心構(gòu)建。它實現(xiàn)了對調(diào)試全場景的無縫覆蓋，擁有流暢美觀的操作界面與便捷易用的交互設(shè)計，大幅提升用戶體驗。該調(diào)試平臺配備了高性能波形引擎、智能源碼追蹤、高效易用的原理圖分析等核心自研組件，為調(diào)試工作提供強大助力。同時，UVD+還支持?jǐn)?shù)?；旌蠄鼍罢{(diào)試、低功耗調(diào)試、事務(wù)級協(xié)議分析以及覆蓋率深度分析等關(guān)鍵優(yōu)勢功能，顯著提升驗證效率，是芯片驗證和設(shè)計工程師的得力調(diào)試伙伴，為保障芯片功能的正確性與可靠性提供有力支撐。
UVS+全功能高性能仿真器產(chǎn)品特性：
- 全棧國產(chǎn)化自主可控
全自研架構(gòu)，打破國際EDA工具壟斷
支持國產(chǎn)ARM服務(wù)器生態(tài)，實現(xiàn)硬件級安全適配 - 性能比肩國際頂尖工具
編譯提速：編譯架構(gòu)對并行友好，并行性價比高（2-4核即可達到優(yōu)秀的并行效果）
?仿真加速：創(chuàng)新DUT調(diào)度算法和Testbench優(yōu)化架構(gòu)，實測效能比肩國際領(lǐng)先水平
波形處理：USDB專有波形格式（文件壓縮及讀寫效率均提升2倍以上） - 功能全覆蓋驗證場景
UVD+全功能高效能數(shù)字驗證調(diào)試平臺產(chǎn)品特性：
- 全場景調(diào)試能力
- 功能完備性
支持從代碼到波形原理圖等的全方位調(diào)試
集成先進驗證方法學(xué)，一站式解決復(fù)雜調(diào)試需求
UVM高級調(diào)試，UPF調(diào)試 - 特色功能擴展
智能源代碼追蹤 & 一鍵X態(tài)追蹤
Coverage Debug覆蓋率聯(lián)調(diào)
雙版本對比調(diào)試
模數(shù)混合信號調(diào)試
開放接口支持客制化App開發(fā) - 高性能數(shù)據(jù)處理架構(gòu)
創(chuàng)新架構(gòu)處理海量驗證數(shù)據(jù)
高讀寫性能波形引擎及高壓縮率波形生成技術(shù) - 效率與體驗雙重升級
簡潔易用的交互操作界面，顯著提升調(diào)試效率與生產(chǎn)力
全新深色UI模式，降低長時間調(diào)試視覺疲勞
合見工軟聯(lián)席總裁郭立阜表示：“國產(chǎn)EDA工具鏈的自主可控對于打造安全、高效、可持續(xù)的芯片產(chǎn)業(yè)環(huán)境至關(guān)重要，而芯片設(shè)計驗證占據(jù)總設(shè)計周期的70%以上，直接影響產(chǎn)品上市時間和質(zhì)量，只有高性能與可靠性并重的驗證工具，才是保障客戶項目成功的關(guān)鍵。合見工軟數(shù)字仿真及調(diào)試工具經(jīng)過與國內(nèi)頭部芯片設(shè)計企業(yè)緊密合作，歷經(jīng)三年淬煉迭代，第二代UVS+與UVD+工具平臺帶來性能上的飛躍，全自研架構(gòu)自主可控帶來可靠性的全面提升，提升供應(yīng)鏈韌性，為中國芯片設(shè)計項目保駕
護航，抵御外部風(fēng)險，為‘中國芯’的創(chuàng)新提供沃土。”
客戶評價：
中興微電子有線系統(tǒng)部部長賀志強表示：
“作為合見工軟的深度戰(zhàn)略合作伙伴，我們在2021年自第一代UVS/UVD誕生時起，就將其應(yīng)用于項目的驗證流程。四年來，我們與合見工軟的研發(fā)技術(shù)團隊，共同見證了這款國產(chǎn)EDA工具經(jīng)過無數(shù)次打磨迭代后的全面系統(tǒng)性升級。并很高興的看到第二代UVS+/UVD+所取得的諸多技術(shù)進展和架構(gòu)革新。
UVS+在復(fù)雜SoC場景的對比測試中展現(xiàn)出與國際領(lǐng)先水平相當(dāng)?shù)姆€(wěn)定性和性能，在近期芯片回歸測試中體現(xiàn)了扎實的軟件產(chǎn)品化成熟度；同時，UVD+打造了創(chuàng)新的GUI設(shè)計，其直觀的調(diào)試工作流和智能診斷能力為調(diào)試工作提供了更高效的設(shè)計洞察，顯著提升了問題根因定位的精準(zhǔn)度和效率。
這些進步標(biāo)志著國產(chǎn)驗證工具正加速從‘可用’向‘好用’的技術(shù)拐點邁進。面對當(dāng)前高復(fù)雜度芯片設(shè)計的挑戰(zhàn)，我們期待合見工軟持續(xù)深耕本土化場景創(chuàng)新，在保持技術(shù)演進勢頭的同時，進一步強化對中國芯片設(shè)計流程的深度適配，為產(chǎn)業(yè)構(gòu)建自主可控、高效協(xié)同的工具鏈新生態(tài)?！?/p>
合見工軟現(xiàn)可提供高性能自主可控的國產(chǎn)數(shù)字驗證EDA全流程工具，此次發(fā)布的數(shù)字仿真器UVS+和數(shù)字驗證調(diào)試平臺UVD+是合見工軟數(shù)字EDA驗證全流程的核心基礎(chǔ)工具，結(jié)合最新發(fā)布的下一代全場景驗證硬件系統(tǒng)UVHS-2，以及數(shù)據(jù)中心級全場景超大容量硬件仿真加速驗證平臺UVHP，單系統(tǒng)先進原型驗證平臺PD-AS，虛擬原型設(shè)計與仿真工具套件V-Builder/vSpace，驗證管理軟件VPS等產(chǎn)品組合，全面覆蓋從早期虛擬架構(gòu)設(shè)計建模、中期硬件仿真加速、中期子系統(tǒng)級軟件到后期全芯片級原型驗證的全場景需求。
目前合見工軟驗證產(chǎn)品已實現(xiàn)了在AI智算、HPC、GPU、大規(guī)模網(wǎng)絡(luò)、5G、消費電子等領(lǐng)域的國內(nèi)頭部IC企業(yè)中的成功部署應(yīng)用，在數(shù)字芯片EDA工具的高端市場上，全面展示了合見工軟公司產(chǎn)品的強大技術(shù)實力和對客戶的支持能力。
