芯耀
3386
2025年4月16日，先進封裝產(chǎn)業(yè)發(fā)展（無錫）峰會在無錫舉行。本次大會由深芯盟、深圳市坪山區(qū)人民政府主辦，深圳先進電子材料國際創(chuàng)新研究院、G7+無錫校友聯(lián)盟、《電子與封裝》協(xié)辦，邀請了長三角乃至全國的先進封裝企業(yè)和專家，共同探討先進封裝工藝、設備、材料、芯粒設計等領域面臨的技術和供應鏈挑戰(zhàn)。
上午9點，大會準時開始，由深圳市半導體與集成電路產(chǎn)業(yè)聯(lián)盟執(zhí)行秘書長張建致迎致詞。而后，各大企業(yè)領袖分享了基于先進封裝為主題的干貨。
圖 | 先進封裝產(chǎn)業(yè)發(fā)展（無錫）峰會現(xiàn)場
中國電子科技集團公司第五十八研究所微系統(tǒng)集成工藝中心主任王成遷博士分享了《面向高性能大算力應用的芯粒集成技術》的主題，談到先進封裝技術是作為驅(qū)動高性能計算的新引擎。
圖 | 中國電子科技集團公司第五十八研究所微系統(tǒng)集成工藝中心主任王成遷博士
隨著AI算力需求爆發(fā)式增長，傳統(tǒng)SoC芯片面臨物理極限與成本攀升雙重挑戰(zhàn)。芯粒集成技術通過先進封裝將不同工藝、功能的芯片模塊化整合，成為延續(xù)摩爾定律的關鍵路徑?！?a class="article-link" target="_blank" href="/tag/%E5%8F%B0%E7%A7%AF%E7%94%B5/">臺積電3D Fabric平臺以0.4μm線寬和50μm微凸點節(jié)距實現(xiàn)高密度互連；蘋果A系列處理器通過高密度扇出封裝，在3nm工藝下集成190億晶體管；英偉達H100 GPU采用TSMC N4工藝，以80B晶體管和700W功耗刷新算力紀錄”。王成遷博士用這些生動的案例闡述了先進封裝在突破"存儲墻"、"面積墻"方面的核心價值。
此外，王博士還介紹到，“中科芯依托全產(chǎn)業(yè)鏈優(yōu)勢，打造12英寸晶圓級扇出封裝技術，實現(xiàn)5μm線寬/線距、18μm微凸點節(jié)距等關鍵指標，TSV深寬比達10:1。其2.5D硅橋集成方案支持1024bit/4.8mm互連，結(jié)合六面包封與背面增材技術，在30W高功耗場景通過N級可靠性驗證。團隊累計申請專利超百項，主導制定《芯粒間互聯(lián)通信協(xié)議》標準，曾獲國家科技進步一等獎，展現(xiàn)國產(chǎn)先進封裝技術的突破性進展”。不難發(fā)現(xiàn)，通過異構(gòu)集成與三維堆疊，先進封裝正重構(gòu)芯片設計范式，為AI大算力應用提供兼顧性能、功耗與成本的最優(yōu)解，成為全球半導體競爭的戰(zhàn)略制高點。
中科院微電子所研究員劉豐滿博士分享了《光電混合集成封裝技術》，闡述了先進封裝技術對于驅(qū)動硅基光電融合的創(chuàng)新。
圖 | 中科院微電子所研究員劉豐滿博士
在AI算力爆發(fā)式增長下，先進封裝技術成為突破光電子混合集成瓶頸的核心路徑。劉博士講到，“針對51.2T交換機與GPU間高速互連需求，3D TSV和扇出型封裝顯著提升集成密度：Intel采用TSV三維堆疊實現(xiàn)光接口芯片與ASIC的4Tbps互連，帶寬密度突破1.2Tbps/mm；博通通過3D扇出封裝將光子芯片倒裝在7nm CMOS電芯片，構(gòu)建51.2T全光交換系統(tǒng)。兩種方案相較傳統(tǒng)CPO技術，能效分別降至5pJ/bit和10pJ/bit以下，岸線密度提升5-10倍。但異質(zhì)材料熱膨脹系數(shù)差異導致的翹曲控制、微流道散熱設計以及晶圓級精準耦合等技術挑戰(zhàn)亟待突破，需協(xié)同芯片設計、封裝工藝與光學系統(tǒng)實現(xiàn)全鏈條創(chuàng)新”。當前技術迭代已推動硅基平臺向"光電共生"演進，為AI計算架構(gòu)革新提供關鍵支撐。
華天科技（江蘇）有限公司研究院技術專家付東之分享了《芯粒封裝助力AI時代啟航》的主題，講述了華天科技布局產(chǎn)業(yè)新生態(tài)，芯粒技術正在驅(qū)動先進封裝的革新。
圖 | 華天科技（江蘇）有限公司研究院技術專家付東之
隨著摩爾定律逼近物理極限，先進封裝技術成為延續(xù)芯片性能提升的關鍵路徑。芯粒技術通過將復雜芯片分解為功能模塊，結(jié)合2.5D/3D堆疊、扇出型封裝（Fan-Out）等實現(xiàn)異構(gòu)集成，顯著降低設計成本并提升良率。據(jù)Yole預測，2025年先進封裝市場份額將超越傳統(tǒng)封裝，2028年規(guī)模達786億美元，年復合增長率10.6%，成為半導體產(chǎn)業(yè)增長的核心驅(qū)動力。
華天科技作為全球第六大封測企業(yè)，已構(gòu)建覆蓋晶圓級封裝（WLCSP）、硅基扇出型封裝（eSiFO）及3D堆疊（3DFO）的全技術矩陣。其eSiFO技術以硅基替代傳統(tǒng)塑封材料，優(yōu)化翹曲控制與散熱性能，支持多芯片系統(tǒng)級集成；3DFO技術通過TSV和混合鍵合實現(xiàn)高密度互連，滿足AI芯片、車規(guī)級存儲等高算力場景需求。公司南京基地的2.5D封裝產(chǎn)線計劃于2024年量產(chǎn)，瞄準高性能計算與自動駕駛市場。
同時，付東之也提到了芯粒產(chǎn)業(yè)化仍面臨的國產(chǎn)化短板：EDA工具、電鍍機等設備及臨時鍵合膠等材料高度依賴進口。而華天科技正協(xié)同國產(chǎn)供應鏈突破技術瓶頸，推動封裝設備、材料及設計工具的自主可控，為國產(chǎn)芯粒生態(tài)構(gòu)建關鍵支撐。隨著AI與汽車電子需求爆發(fā)，先進封裝技術將成為中國半導體突圍的核心戰(zhàn)場。
杭州長川科技股份有限公司董事/副總經(jīng)理鐘鋒浩分享了《Chiplet技術發(fā)展對測試裝備和技術的挑戰(zhàn)》的主題，闡述了先進封裝技術驅(qū)動下的Chiplet創(chuàng)新與挑戰(zhàn)。
圖 | 杭州長川科技股份有限公司董事/副總經(jīng)理鐘鋒浩
隨著高性能計算需求激增，先進封裝技術成為突破摩爾定律瓶頸的關鍵路徑。Chiplet技術通過將大芯片拆解為異構(gòu)芯粒，結(jié)合2.5D/3D封裝實現(xiàn)硅中介板垂直互聯(lián)，創(chuàng)造了系統(tǒng)級芯片集成新范式。該技術具備三大核心優(yōu)勢：通過模塊化設計提升良率、復用IP降低30%設計成本、支持不同制程芯片的靈活組合，已在HPC、數(shù)據(jù)中心和智能汽車領域廣泛應用，AMD、英偉達等企業(yè)已推出多款基于Chiplet架構(gòu)的處理器產(chǎn)品。
然而先進封裝對測試設備提出嚴峻挑戰(zhàn)：多芯粒集成導致測試向量深度呈指數(shù)級增長，要求設備具備動態(tài)重構(gòu)的存儲技術；超1000W功耗帶來供電精度和散熱雙重壓力，需開發(fā)耐千安級電流的MEMS探針；大尺寸封裝體則需突破480kg級壓接技術及多區(qū)溫控系統(tǒng)。面對技術瓶頸，國內(nèi)領軍企業(yè)長川科技已構(gòu)建覆蓋CP、FT、SLT的全流程測試解決方案，并牽頭制定國內(nèi)首個《芯粒測試規(guī)范》標準體系，推動測試流程標準化。
當前，先進封裝正從技術突破向產(chǎn)業(yè)生態(tài)建設演進，測試設備的創(chuàng)新與標準體系的完善將成為保障Chiplet技術規(guī)模化應用的關鍵支撐，助力我國在半導體后摩爾時代實現(xiàn)彎道超車。
芯和半導體科技（上海）股份有限公司創(chuàng)始人兼總裁代文亮博士分享了《集成系統(tǒng)EDA賦能Chiplet先進封裝設計仿真》的主題，闡述了先進封裝技術是作為AI時代突破算力瓶頸的關鍵路徑。
圖 | 芯和半導體科技（上海）股份有限公司創(chuàng)始人兼總裁代文亮博士
在AI算力需求爆發(fā)式增長的驅(qū)動下，基于Chiplet的2.5D/3D先進封裝技術正成為突破傳統(tǒng)SoC芯片性能瓶頸的核心解決方案。隨著GPT-4、Gemini等千億級參數(shù)AI模型的迭代，云端和終端設備對算力-存力-運力的協(xié)同需求已超越傳統(tǒng)單片集成能力邊界。Chiplet技術通過異構(gòu)集成、混合鍵合、背部供電等創(chuàng)新工藝，使2030年單芯片晶體管規(guī)模有望突破萬億級，達到傳統(tǒng)SoC的5倍集成密度。
這一技術革新帶來系統(tǒng)性設計挑戰(zhàn)：跨芯片-中介層-封裝的三維協(xié)同設計復雜度呈指數(shù)級增長，涉及信號完整性、電源噪聲、熱應力等多物理場耦合問題。傳統(tǒng)EDA工具在系統(tǒng)級仿真精度、大規(guī)模互連分析效率等方面已顯不足。芯和半導體開發(fā)的STCO（系統(tǒng)級協(xié)同優(yōu)化）EDA平臺，創(chuàng)新構(gòu)建從RDL布線到基板設計的全流程解決方案，支持TSMC CoWoS、Intel EMIB等主流工藝，其異構(gòu)集成電磁仿真引擎可實現(xiàn)百億級互連結(jié)構(gòu)的精準建模，將設計驗證效率提升10倍以上。
當前產(chǎn)業(yè)生態(tài)已形成完整技術矩陣：臺積電的CoWoS-S/R/L、三星的I-Cube等先進封裝工藝，與HBM3、PCIe 6.0等高速接口標準協(xié)同發(fā)展。隨著玻璃基板、光電共封裝等前沿技術的成熟，先進封裝正從芯片級集成向系統(tǒng)級集成演進，為AI芯片持續(xù)突破性能功耗墻提供核心支撐。這一技術路徑的突破，標志著后摩爾時代半導體產(chǎn)業(yè)從制程微縮向系統(tǒng)集成的戰(zhàn)略轉(zhuǎn)型。
從本次峰會各企業(yè)領袖的分享可以觀測到國產(chǎn)先進封裝通過工藝創(chuàng)新-標準制定-生態(tài)協(xié)同三位一體發(fā)展，在降低設計成本（IP復用節(jié)省30%）、提升集成密度（達傳統(tǒng)SoC的5倍）、拓展應用場景（AI/光通信/汽車）等維度形成差異化優(yōu)勢。隨著玻璃基板、光電共封裝等前沿技術布局，中國正從"封裝代工"向"系統(tǒng)級集成創(chuàng)新"躍遷，成為全球半導體產(chǎn)業(yè)變革的關鍵推動者。
