• 正文
    • 高低壓信號(hào)必須硬隔離
    • 晶振一定要“貼臉”布置
    • 相同結(jié)構(gòu)電路,模塊復(fù)用更省心
    • 元器件排布要為“人”服務(wù)
    • 去耦電容要“貼電源腳”
    • “跨分割”,是信號(hào)完整性的絆馬索
    • 焊盤走線:不對(duì)稱就“翻車”
    • 差分信號(hào)走線:追求長(zhǎng)度等于一切
    • 高頻信號(hào)走線必須“包地或隔離”
    • 打孔太密,參考面斷層
    • 金手指必須“整塊開窗”
    • 封裝對(duì)稱,拒絕“立碑元件”
    • 寫在最后:
  • 相關(guān)推薦
申請(qǐng)入駐 產(chǎn)業(yè)圖譜

【PCB實(shí)戰(zhàn)】設(shè)計(jì)細(xì)節(jié)全解析:別讓小失誤毀了整個(gè)板子!

5小時(shí)前
108
加入交流群
掃碼加入
獲取工程師必備禮包
參與熱點(diǎn)資訊討論

PCB設(shè)計(jì)不是堆砌電路,而是一個(gè)“細(xì)節(jié)筑基”的系統(tǒng)工程。你可能因?yàn)橐粋€(gè)焊盤出線不對(duì)稱,造成器件立碑;也可能因?yàn)橐粋€(gè)信號(hào)跨分割,導(dǎo)致整塊板子EMI爆表……

今天這篇文章,我們不講空理論,只講那些讓無數(shù)工程師抓狂的實(shí)戰(zhàn)細(xì)節(jié)陷阱!

高低壓信號(hào)必須硬隔離

開關(guān)電源類PCB中,往往存在高壓強(qiáng)電與低電壓弱電共板設(shè)計(jì)。這時(shí),強(qiáng)電部分(如MOS管、功率電感)與控制信號(hào)(如PWM、反饋信號(hào))必須嚴(yán)格分區(qū),避免高電壓噪聲“竄入”控制電路,導(dǎo)致誤動(dòng)作,甚至炸板。

圖1 — 強(qiáng)弱電信號(hào)隔離布局

晶振一定要“貼臉”布置

晶體振蕩器輸出能力有限,尤其在高速數(shù)字系統(tǒng)中,晶振遠(yuǎn)離主控芯片會(huì)導(dǎo)致:

信號(hào)衰減

方波畸變

時(shí)鐘不同步,系統(tǒng)卡頓

建議晶振直接貼近芯片放置,PCB布線保持短、直、等長(zhǎng)、對(duì)稱。

圖2 — 晶振靠近主控芯片布線圖

相同結(jié)構(gòu)電路,模塊復(fù)用更省心

比如你在設(shè)計(jì)一個(gè)8路輸入、8路驅(qū)動(dòng)的控制板,模塊重復(fù)性高,推薦使用PCB設(shè)計(jì)軟件中的“模塊復(fù)用”功能,統(tǒng)一布局、對(duì)稱布線,不僅節(jié)省時(shí)間,還大大降低出錯(cuò)率。

圖3 — 模塊復(fù)用對(duì)稱布局

元器件排布要為“人”服務(wù)

調(diào)試時(shí),你的手、你的探針、你的熱風(fēng)槍都需要空間!

小器件旁邊不要放大器件,避免遮擋

可調(diào)電阻電容、跳線器件旁留空

插件元件避免交叉重疊



圖4 — 便于調(diào)試的元件排布設(shè)計(jì)

 

去耦電容要“貼電源腳”

電源進(jìn)入芯片的瞬間,可能伴隨電壓波動(dòng)、尖峰噪聲。去耦電容就是芯片的“安全氣囊”,吸收這些波動(dòng)。

電容靠近IC電源引腳(越近越好)

形成電源—電容—地最小閉環(huán)

圖5 — 去耦電容的最優(yōu)布局

“跨分割”,是信號(hào)完整性的絆馬索

在多層PCB中,如果信號(hào)線從一個(gè)參考面跨越到另一個(gè)不同的區(qū)域(比如從GND層跨到空白層),信號(hào)回流路徑斷裂,EMI滋生,信號(hào)質(zhì)量大幅下降。

尤其是高速信號(hào)線,一定要避免跨分割布線

圖6、圖7 — 跨分割誤區(qū)與正確示意

焊盤走線:不對(duì)稱就“翻車”

焊盤引線如果從對(duì)角出線,再加上阻焊偏差,會(huì)出現(xiàn)元件焊接旋轉(zhuǎn)偏移,影響焊接質(zhì)量。

解決方法:

扇出走線保持沿長(zhǎng)軸對(duì)稱

若能保持短軸對(duì)稱,能進(jìn)一步防止偏移

圖8、圖9 — 焊盤出線引起旋轉(zhuǎn)與修正方法

差分信號(hào)走線:追求長(zhǎng)度等于一切

很多人誤以為“差分線只要間距一樣就行”,這是誤區(qū)。真正影響信號(hào)同步的是線長(zhǎng)!

差分線必須成對(duì)走線

匹配長(zhǎng)度優(yōu)先于一致間距

預(yù)留蛇形線用于調(diào)節(jié)長(zhǎng)度

圖11 — 差分線等長(zhǎng)處理技巧

高頻信號(hào)走線必須“包地或隔離”

時(shí)鐘、USB、LVDS高頻信號(hào),若不做電磁隔離,會(huì):

串?dāng)_鄰線

引發(fā)EMI問題

解決策略:

包地(盡量三邊圍地)

若空間不足,至少保持3W間距

    圖12 — 高頻信號(hào)包地與間距規(guī)范

打孔太密,參考面斷層

多層PCB布線時(shí),如果打孔過多或密集排列,會(huì)割裂GND/VCC參考面,導(dǎo)致:

信號(hào)回流路徑延長(zhǎng)

阻抗突變

噪聲雜散

建議打孔間距保持可容一條走線的間隔,避免“地面斷層”。

圖13 — 多孔割裂示意

金手指必須“整塊開窗”

金手指長(zhǎng)期插拔,阻焊層若未開窗會(huì)逐漸脫落,導(dǎo)致:

接觸電阻升高

接觸不良

推薦做法:

封裝層加入開窗區(qū)域

PCB阻焊層繪制時(shí)注意完全開窗

    圖14 — 金手指正確開窗示意圖

封裝對(duì)稱,拒絕“立碑元件”

立碑現(xiàn)象=兩端受力不均,主要由:

焊盤面積不對(duì)稱

焊盤形狀不一致

只需在封裝設(shè)計(jì)時(shí)注意焊盤完全對(duì)稱,就能避免回流焊時(shí)“器件站起來”。

圖15、圖16 — 元器件立碑問題及焊盤設(shè)計(jì)

寫在最后:

設(shè)計(jì)再高端,細(xì)節(jié)不過關(guān)=白搭你以為的“無關(guān)緊要”,很可能是“致命陷阱”。PCB設(shè)計(jì)是靠一堆微米級(jí)細(xì)節(jié)撐起來的大廈。歡迎轉(zhuǎn)發(fā)收藏這篇實(shí)戰(zhàn)干貨,留言區(qū)說說你遇到過的“PCB翻車事故”,一起讓設(shè)計(jì)更穩(wěn)定、更優(yōu)秀!

相關(guān)推薦

登錄即可解鎖
  • 海量技術(shù)文章
  • 設(shè)計(jì)資源下載
  • 產(chǎn)業(yè)鏈客戶資源
  • 寫文章/發(fā)需求
立即登錄

凡億教育,電子工程師夢(mèng)工廠,自成立以來,凡億教育一直秉承“凡事用心,億起進(jìn)步”的態(tài)度,致力于打造電子設(shè)計(jì)實(shí)戰(zhàn)培訓(xùn)教育品牌,推進(jìn)電子設(shè)計(jì)專業(yè)應(yīng)用型人才培養(yǎng)。