關(guān)于芯片設(shè)計(jì)的一些基本知識(shí)

引言：之前給大家介紹了芯片的制造和封裝。今天這篇，我們來看看芯片的設(shè)計(jì)。

█?芯片的設(shè)計(jì)理念

眾所周知，芯片擁有極為復(fù)雜的結(jié)構(gòu)。

以英偉達(dá)的B200芯片為例，在巴掌大的面積上，塞入了2080億個(gè)晶體管。里面的布局，堪稱一個(gè)異次元空間級(jí)的迷宮。

如此復(fù)雜的架構(gòu)，無論是制造還是設(shè)計(jì)，都具有極大的難度。

早期集成電路剛剛誕生的時(shí)候，晶體管的數(shù)量并不多，結(jié)構(gòu)也不復(fù)雜。

所以，基本上都是設(shè)計(jì)工程師直接在圖紙上繪制電路的物理版圖，然后把版圖送到制造工廠，工廠進(jìn)行生產(chǎn)。

他們手工繪制的版圖是非常精細(xì)的，直接具體到了晶體管的物理層級(jí)，包括布局布線等。

隨著集成電路變得越來越復(fù)雜，他們?nèi)匀徊捎眠@種方式，先畫底層細(xì)節(jié)，然后進(jìn)行“拼接”，最終組成一個(gè)完整的集成電路。

這種設(shè)計(jì)理念，叫做自底向上（Bottom-Up）設(shè)計(jì)。

這里就要說明一下，一顆芯片從設(shè)計(jì)的角度來看，是分為不同層級(jí)的。

從上到下，依次是：系統(tǒng)層、RTL層、門級(jí)層、晶體管層、布局布線層、掩膜層。

系統(tǒng)層，是最高層，是站在整個(gè)宏觀的角度對(duì)芯片進(jìn)行整體設(shè)計(jì)。

RTL層，是寄存器傳輸層（Register Transfer Level）。門級(jí)層的“門”，就是門電路。門電路是由晶體管搭建的。

掩模，在之前晶圓制造里介紹過，就是光掩模版，是芯片設(shè)計(jì)的最終產(chǎn)物，是最底層的、最能夠從細(xì)節(jié)對(duì)芯片進(jìn)行描述的東東。掩模層，是最底層。

自底向上（Bottom-Up）設(shè)計(jì)適用于早期的集成電路和PCB傳統(tǒng)電路。

到了上世紀(jì)70-80年代，集成電路發(fā)展為大規(guī)模和超大規(guī)模集成電路，晶體管數(shù)量超過1萬。

此時(shí)，再采用自底向上（Bottom-Up）方式就不合適了。于是，自頂向下（Top-Down）的設(shè)計(jì)理念開始崛起。

簡(jiǎn)單來說，就是不再?gòu)募?xì)節(jié)開始入手，而是“先宏觀，再微觀”——先做系統(tǒng)級(jí)設(shè)計(jì)，然后再做RTL級(jí)設(shè)計(jì)（邏輯功能設(shè)計(jì)）。等上層設(shè)計(jì)完成后，再進(jìn)行下層設(shè)計(jì)（門級(jí)層、晶體管層、布局布線層和掩膜層），完善每一個(gè)細(xì)節(jié)。

自頂向下（Top-Down）設(shè)計(jì)理念一直到現(xiàn)在都是主流。對(duì)于日益復(fù)雜的芯片架構(gòu)來說，這種方式具有更高的效率、更短的設(shè)計(jì)周期，以及更低的設(shè)計(jì)成本。

逐級(jí)的設(shè)計(jì)，伴隨著逐級(jí)的仿真驗(yàn)證，所以，這種設(shè)計(jì)方式的成功率也很高。

█ 芯片的設(shè)計(jì)工具

工欲善其事，必先利其器。想要高效進(jìn)行芯片的設(shè)計(jì)，當(dāng)然不能一直依賴于手工作業(yè)。

上世紀(jì)70年代，隨著計(jì)算機(jī)技術(shù)的不斷成熟，芯片設(shè)計(jì)逐漸從手工設(shè)計(jì)走向了計(jì)算機(jī)輔助設(shè)計(jì)階段，出現(xiàn)了ICCAD（IC?Computer Aided Drafting）。

到了80年代，又出現(xiàn)了CAE（Computer Aided Engineering，計(jì)算機(jī)輔助工程）。CAD專注于產(chǎn)品設(shè)計(jì)建模與繪圖，而CAE側(cè)重于工程仿真與性能優(yōu)化?。

再后來，大名鼎鼎的EDA（Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化）誕生了。

EDA技術(shù)的演進(jìn)階段

大家需要注意，EDA并不是一個(gè)具體的軟件，而是一類軟件的統(tǒng)稱。它不僅僅用于芯片的設(shè)計(jì)、驗(yàn)證和仿真，也用于芯片的制造流程。

換言之，EDA貫穿于芯片的整個(gè)研發(fā)和生產(chǎn)周期，能夠幫助工程師完成大量的細(xì)分任務(wù)，可以顯著提高設(shè)計(jì)效率、精度以及成功率。

很多人都知道光刻機(jī)，也知道光刻機(jī)是我們被“卡脖子”的一個(gè)關(guān)鍵點(diǎn)。事實(shí)上，在EDA方面，我們也是被“卡脖子”的，問題同樣很嚴(yán)重。

從全球范圍內(nèi)來看，處于EDA行業(yè)第一梯隊(duì)的，就是三家公司——Synopsys（新思科技）、Cadence（鏗騰電子）、Siemens EDA（原Mentor）。

他們都于上世紀(jì)80年代創(chuàng)立于美國(guó)，目前擁有完整的、全流程的EDA產(chǎn)品體系，市場(chǎng)占有率超過70%，競(jìng)爭(zhēng)優(yōu)勢(shì)非常明顯。

國(guó)內(nèi)雖然也有華大九天等一些EDA企業(yè)，但市場(chǎng)份額較小，和第一梯隊(duì)的差距較大。

前幾天傳出新聞，漂亮國(guó)那邊又在EDA上搞事，對(duì)我們進(jìn)行封禁。這也是一件麻煩事。

█ 芯片設(shè)計(jì)的投入成本

在之前的文章中，小棗君介紹過，芯片的研發(fā)和制造有非常明確的分工。

除了極少數(shù)公司（IDM，整合元件制造商）設(shè)計(jì)、制造、封測(cè)全都做之外，大部分公司都只做其中一塊（Fabless、Foundry、OSAT），或者是某個(gè)更加細(xì)分的領(lǐng)域。

國(guó)內(nèi)的很多知名芯片公司，例如華為海思、中興微電子、寒武紀(jì)等，都是Fabless（無晶圓芯片設(shè)計(jì)企業(yè)）。

小米前兩天發(fā)布了自己的手機(jī)SoC芯片——玄戒O1。他們也是Fabless，只負(fù)責(zé)設(shè)計(jì)，芯片制造還是交給了臺(tái)積電（3nm工藝）。

芯片設(shè)計(jì)的難度，由芯片的種類、功能和性能所決定。

數(shù)字芯片處理數(shù)字信號(hào)，通常都可以做很大規(guī)模，尤其是現(xiàn)在很多CPU、GPU、NPU計(jì)算芯片，還有手機(jī)SoC芯片，結(jié)構(gòu)都極為復(fù)雜，晶體管數(shù)量極多，設(shè)計(jì)難度極大，成本也極為高昂。

設(shè)計(jì)這種高端芯片，往往需要幾百甚至幾千人的專業(yè)技術(shù)團(tuán)隊(duì)，耗費(fèi)一年甚至幾年的時(shí)間，投入上億甚至上百億美元的資金。芯片工藝制程越先進(jìn)，成本就越高。

芯片的設(shè)計(jì)成本估算（單位：美元），僅供參考

成本中，包括了專業(yè)人才的薪資（芯片設(shè)計(jì)人才的薪資很高）、EDA工具的授權(quán)費(fèi)、IP核（待會(huì)會(huì)提到）的采購(gòu)費(fèi)、設(shè)備購(gòu)買費(fèi)以及運(yùn)營(yíng)費(fèi)用等。

模擬/射頻芯片，處理模擬信號(hào)，往往是針對(duì)一些具體的功能，規(guī)模遠(yuǎn)不如剛才說的高端數(shù)字芯片。另外還有一些數(shù)?；旌闲盘?hào)芯片，例如ADC（模數(shù)轉(zhuǎn)換）、DAC（數(shù)模轉(zhuǎn)換），也是針對(duì)一些具體應(yīng)用。這些芯片，大部分相對(duì)數(shù)字芯片來說簡(jiǎn)單一些。

對(duì)于較為簡(jiǎn)單的芯片，一些中小型團(tuán)隊(duì)，借助目前比較齊全的芯片設(shè)計(jì)軟件工具平臺(tái)（例如EDA）和硬件設(shè)備，也能夠進(jìn)行自主設(shè)計(jì)。當(dāng)然，哪怕是簡(jiǎn)單的芯片，設(shè)計(jì)周期大概是1-1.5年，耗費(fèi)資金在百萬至千萬級(jí)。

特別值得一提的是，芯片設(shè)計(jì)具有極高的風(fēng)險(xiǎn)性。

如果流片（芯片設(shè)計(jì)最后要進(jìn)行流片，相當(dāng)于做一個(gè)測(cè)試版）失敗，損失會(huì)非常大（28nm單次流片需要1000萬元，7nm需要超過1億美元）。

直接經(jīng)濟(jì)損失還只是一方面。流片失敗還會(huì)拉長(zhǎng)芯片的研發(fā)周期，導(dǎo)致錯(cuò)失市場(chǎng)機(jī)遇。

嚴(yán)重情況下，流片失敗可以直接導(dǎo)致一家公司破產(chǎn)倒閉。

█ IP核

芯片設(shè)計(jì)，也是有一些“捷徑”的。例如采用IP核。

IP核，即知識(shí)產(chǎn)權(quán)核，代表著一種預(yù)先定義、經(jīng)過驗(yàn)證且可重復(fù)使用的模塊化功能單元。它是構(gòu)建大規(guī)模集成電路的基礎(chǔ)元素。

簡(jiǎn)單來說，你在設(shè)計(jì)一個(gè)復(fù)雜芯片的時(shí)候，不必每個(gè)部分都從零開始，一些成熟的或通用的功能單元，你就可以直接購(gòu)買IP核，大幅減少芯片設(shè)計(jì)的工作量。

手機(jī)SoC芯片的設(shè)計(jì)理念，其實(shí)就來自于IP核的復(fù)用。

根據(jù)特性，IP核可以分為硬核、固核和軟核。具體區(qū)別可以參考下面的表格：

目前，芯片IP核的主要市場(chǎng)份額也被歐美企業(yè)所占據(jù)，其中Arm、Synopsys和Cadence位列市場(chǎng)前三。

大家發(fā)現(xiàn)了，Synopsys和Cadence不就是剛才EDA三強(qiáng)的第一和第二嗎？

沒錯(cuò)，搭配捆綁銷售，軟件授權(quán)和IP核授權(quán)一起賣，效果更好，利潤(rùn)更高。

在芯片設(shè)計(jì)的產(chǎn)業(yè)鏈中，上游的EDA工具和IP核授權(quán)環(huán)節(jié)毛利率高達(dá)90%以上。然而，這些利潤(rùn)基本上都被剛才說的那幾家公司所占據(jù)。

目前，EDA工具的國(guó)產(chǎn)化率尚不足5%，高端IP核仍嚴(yán)重依賴進(jìn)口，形勢(shì)真的是不容樂觀。

根據(jù)有關(guān)機(jī)構(gòu)的數(shù)據(jù)顯示，2020至2024年間，全球芯片設(shè)計(jì)市場(chǎng)的復(fù)合增長(zhǎng)率是9.8%，2024年市場(chǎng)規(guī)模突破4800億美元。中國(guó)市場(chǎng)的增長(zhǎng)更為驚人，占比從19%迅速提升至28%。

隨著整個(gè)社會(huì)數(shù)字化轉(zhuǎn)型的不斷推進(jìn)，還有AI浪潮的蓬勃發(fā)展，相信包括芯片設(shè)計(jì)在內(nèi)的整個(gè)芯片產(chǎn)業(yè)還會(huì)繼續(xù)高歌猛進(jìn)。這其中，蘊(yùn)藏著巨大的商業(yè)機(jī)會(huì)和挑戰(zhàn)。

好啦，以上就是今天文章的全部?jī)?nèi)容。

這期是關(guān)于芯片設(shè)計(jì)的一些基本知識(shí)鋪墊，算是一個(gè)“開胃菜”。

下一期，我們就要進(jìn)入“正餐”環(huán)節(jié)，詳細(xì)介紹芯片設(shè)計(jì)的完整流程步驟。敬請(qǐng)關(guān)注！