芯耀
740
AI芯片競(jìng)速賽正在推動(dòng)三大剛性需求：算力堆疊需要更多裸片集成、散熱成為核心考量、同時(shí)還要嚴(yán)控成本——在此趨勢(shì)下，“先進(jìn)封裝”被從幕后推向臺(tái)前，成為破局的關(guān)鍵。
先進(jìn)封裝技術(shù)（如2.5D/3D封裝、Chiplet異構(gòu)集成）通過(guò)高密度互連將多個(gè)裸片/芯粒（Chiplet）集成于單一封裝內(nèi)，既突破單芯片物理極限提升算力，又能利用硅中介層/微凸塊縮短互聯(lián)距離降低功耗。同時(shí)，其模塊化設(shè)計(jì)復(fù)用成熟工藝裸片，能夠顯著降低成本，成為同時(shí)滿(mǎn)足性能、散熱與成本需求的重要技術(shù)路徑。
從當(dāng)前頂尖AI芯片（如NVIDIA Blackwell B200、AMD Instinct MI325X、Google TPU v7-Ironwood等）對(duì)先進(jìn)封裝技術(shù)的依賴(lài)程度來(lái)看，其發(fā)展?jié)摿σ褟摹凹夹g(shù)選項(xiàng)”升級(jí)為“戰(zhàn)略必需品”，同時(shí)，臺(tái)積電、英特爾、三星的競(jìng)爭(zhēng)正從制程工藝延伸到先進(jìn)封裝主導(dǎo)權(quán)的全面爭(zhēng)奪。
頂尖AI芯片數(shù)千億晶體管集成，先進(jìn)封裝挑大梁！
以NVIDIA的Blackwell B200芯片為例，采用了臺(tái)積電4NP工藝，CoWoS-L封裝技術(shù)，實(shí)現(xiàn)了2080億個(gè)晶體管集成，是H100 800億晶體管的2倍之多。相較而言，基于Hopper架構(gòu)的H100采用的是CoWoS-S封裝。
不論是CoWoS-L還是CoWoS-S，它們都是臺(tái)積電滿(mǎn)足高性能、高帶寬、高集成度需求的2.5D封裝技術(shù)。其主要區(qū)別在于中介層的不同：CoWoS-S使用單片硅中介層，而CoWoS-L采用混合中介層，進(jìn)一步突破了尺寸限制。簡(jiǎn)言之，CoWoS-S 追求極致的互連性能和密度，適合集成度要求極高但尺寸未達(dá)極限的頂級(jí)芯片；CoWoS-L 追求突破尺寸限制和更高的成本效益，適合需要超大芯片、更多HBM或超大封裝的應(yīng)用場(chǎng)景。
隨著AI 芯片對(duì)算力和內(nèi)存帶寬需求的爆炸式增長(zhǎng)，CoWoS-L的重要性日益凸顯。目前，在臺(tái)積電CoWoS產(chǎn)能中，NVIDIA占整體供應(yīng)量比重超過(guò)50%，是其CoWoS主要需求大廠，其需求也在影響著臺(tái)積電CoWoS的技術(shù)格局。受NVIDIA Blackwell系列GPU量產(chǎn)需求推動(dòng)，臺(tái)積電預(yù)計(jì)，從2025年第四季度開(kāi)始，將CoWoS封裝工藝從CoWoS-S轉(zhuǎn)向CoWoS-L制程。到2025年第四季度，CoWoS-L將占臺(tái)積電CoWoS總產(chǎn)能的54.6%，CoWoS-S占38.5%，而CoWoS-R則占6.9%。
臺(tái)積電這一轉(zhuǎn)變，不僅反映了市場(chǎng)需求的變化，也顯示了高端AI芯片對(duì)于先進(jìn)封裝技術(shù)的更高需求，并且也在重塑半導(dǎo)體制造的技術(shù)格局。
不僅如此，更深遠(yuǎn)的影響還在于產(chǎn)業(yè)鏈的價(jià)值重構(gòu)和主導(dǎo)權(quán)轉(zhuǎn)移——據(jù)公開(kāi)數(shù)據(jù)，封裝環(huán)節(jié)的價(jià)值占比從28nm時(shí)代的7%，飆升至3nm時(shí)代的25%。臺(tái)積電憑借 CoWoS 技術(shù)將封測(cè)毛利率拉升至52%，倒逼傳統(tǒng)封測(cè)巨頭轉(zhuǎn)型先進(jìn)封裝。甚至，芯片設(shè)計(jì)企業(yè)必須提前18個(gè)月與臺(tái)積電協(xié)調(diào)封裝方案，或可能因?yàn)榉庋b資源不足被迫延遲量產(chǎn)。
為什么先進(jìn)封裝對(duì)AI芯片如此重要？
先進(jìn)封裝為什么如此重要？其實(shí)要從AI芯片的三個(gè)痛點(diǎn)說(shuō)起——性能、成本、可行性，先進(jìn)封裝對(duì)AI芯片的重要性就可以濃縮為這三方面：它同時(shí)解決了AI芯片算力堆疊的物理限制、內(nèi)存帶寬瓶頸和成本矛盾，讓性能飛躍成為可能。
打個(gè)比方，先進(jìn)封裝就像給AI芯片造了立體停車(chē)場(chǎng)。普通封裝只能停三輛車(chē)（裸片）還堵車(chē)（內(nèi)存墻），而先進(jìn)封裝卻能修多層高樓（3D堆疊）加智能車(chē)道（硅中介層），還能混停不同車(chē)型（Chiplet）。
具體帶來(lái)的好處包括：算力性能的突破，傳統(tǒng)單芯片已無(wú)法容納千億級(jí)晶體管，先進(jìn)封裝（如3D堆疊、Chiplet）將多個(gè)裸片“拼積木”集成，算力密度提升數(shù)倍；其次是內(nèi)存方面的突破，AI訓(xùn)練需每秒TB級(jí)數(shù)據(jù)吞吐，先進(jìn)封裝通過(guò)硅中介層+微凸塊將HBM內(nèi)存貼近處理器，帶寬大幅提升（如HBM3e達(dá)1.2TB/s），打破“內(nèi)存墻”；第三是經(jīng)濟(jì)性，摩爾定律逼近物理極限，7nm以下流片成本暴增，先進(jìn)封裝允許混合使用不同制程的裸片（如5nm計(jì)算芯粒+12nm I/O芯粒），成本得以大幅下降。
可以說(shuō)，沒(méi)有先進(jìn)封裝，AI芯片的算力、能效和性?xún)r(jià)比會(huì)撞上物理天花板——它從“可選項(xiàng)”變成了高性能AI芯片的生存剛需。
臺(tái)積電方面指出，如果人工智能革命以目前的速度繼續(xù)下去，將需要半導(dǎo)體行業(yè)做出更多貢獻(xiàn)。十年內(nèi)，它將需要推出一個(gè)1萬(wàn)億晶體管的GPU，幾乎是當(dāng)今典型設(shè)備數(shù)量的10倍。盡管晶體管數(shù)量持續(xù)增加，但目前的單芯片設(shè)計(jì)受到光罩限制的挑戰(zhàn)，最大的光罩限制約為800平方毫米。這不僅導(dǎo)致生產(chǎn)成本昂貴，而且在短期內(nèi)難以實(shí)現(xiàn)一萬(wàn)億晶體管的目標(biāo)。臺(tái)積電認(rèn)為3D小芯片技術(shù)和3D堆疊將是實(shí)現(xiàn)此目標(biāo)的關(guān)鍵。通過(guò)將多個(gè)芯片并排和疊加在一起，可以突破現(xiàn)有技術(shù)的局限，同時(shí)還能降低制造成本。
英特爾代工技術(shù)開(kāi)發(fā)高級(jí)副總裁Navid Shahriari在接受媒體采訪時(shí)談到，所有先進(jìn)封裝能力都是權(quán)衡的結(jié)果，有些是為了優(yōu)化密度，有些是為了優(yōu)化面積，有些是為了優(yōu)化功耗，還有一些則是需要構(gòu)建出極其龐大復(fù)雜的芯片。未來(lái)十年，要是不推進(jìn)先進(jìn)封裝技術(shù)的發(fā)展，就談不上推進(jìn)芯片制程工藝的進(jìn)步。先進(jìn)封裝技術(shù)正變得越來(lái)越重要，未來(lái)十年是異構(gòu)集成的時(shí)代。
市場(chǎng)機(jī)構(gòu)Yole數(shù)據(jù)顯示，2024年全球先進(jìn)封裝市場(chǎng)規(guī)模519億美元，同比增長(zhǎng)10.9%，顯著快于傳統(tǒng)封裝市場(chǎng)增速。到2028年這一市場(chǎng)將達(dá)786億美元，年均復(fù)合增速超10%。
三巨頭，加速差異化！
面對(duì)AI芯片帶來(lái)的挑戰(zhàn)，三大半導(dǎo)體巨頭結(jié)合自身優(yōu)勢(shì)和戰(zhàn)略，在先進(jìn)封裝這個(gè)金字塔的不同層級(jí)發(fā)力，形成了差異化的技術(shù)路徑：“代工之王”臺(tái)積電追求通用性，注重高密度整合；英特爾IDM屬性更強(qiáng)調(diào)靈活性，在異構(gòu)集成有顯著差異化優(yōu)勢(shì)；三星存儲(chǔ)巨頭則注重優(yōu)化內(nèi)存協(xié)同，形成存儲(chǔ)-邏輯協(xié)同的技術(shù)優(yōu)勢(shì)。
通過(guò)以下對(duì)比，我們?cè)噲D解讀三大半導(dǎo)體巨頭應(yīng)對(duì)AI芯片挑戰(zhàn)時(shí)的差異化技術(shù)路徑與競(jìng)爭(zhēng)格局，其核心差異源于技術(shù)基因、資源稟賦和戰(zhàn)略聚焦點(diǎn)的不同，最終形成三條鮮明的技術(shù)路線(xiàn)：
來(lái)源：<與非研究院>據(jù)各公司官網(wǎng)及公開(kāi)資料制圖
臺(tái)積電以硅中介層（CoWoS）實(shí)現(xiàn)超大規(guī)模邏輯芯片與HBM的高速互聯(lián)，支持千億晶體管集成（如NVIDIA H100、B200）。其護(hù)城河是什么？本質(zhì)在于通過(guò)系統(tǒng)級(jí)優(yōu)化重構(gòu)封裝體系：將芯片制造的光刻、蝕刻、沉積技術(shù)應(yīng)用于中介層加工，實(shí)現(xiàn)晶圓級(jí)互連精度；通過(guò)硅材質(zhì)的物理特性（導(dǎo)熱/導(dǎo)電/熱匹配），解決高頻信號(hào)完整性與萬(wàn)億次焊接可靠性；最終讓HBM與GPU的物理距離無(wú)限趨近，優(yōu)化內(nèi)存通道。這種從材料、架構(gòu)到制程的全局創(chuàng)新，是臺(tái)積電在AI芯片制造領(lǐng)域的真正根基。
其中，CoWoS-L的革新在于——用“硅橋島鏈”替代“硅中介層”。例如在必要的性能關(guān)鍵區(qū)（GPU-HBM）保持微米級(jí)互連密度，在非關(guān)鍵區(qū)退守低成本有機(jī)互連，實(shí)現(xiàn)封裝尺寸與成本的指數(shù)級(jí)優(yōu)化。
英特爾通過(guò)EMIB/Foveros/Co-EMIB組合，靈活集成不同工藝的CPU/GPU/AI加速單元，提升能效比（例如Ponte Vecchio）。
在所有的異構(gòu)集成先進(jìn)封裝技術(shù)中，英特爾EMIB的差異化之處在于，它是通過(guò)將硅橋嵌入基板內(nèi)部并進(jìn)行基板處理、以實(shí)現(xiàn)芯片間互連的。與基于中介層的技術(shù)相比，這種方法具有兩大顯著優(yōu)勢(shì)：一是整體周期更短，能更快實(shí)現(xiàn)從硅片到封裝的轉(zhuǎn)變（因?yàn)榉庋b基本是在基板制造階段完成的，而不是覆蓋整個(gè)工藝流程）；二是可在基板上完成所有橋接工序，之后只需進(jìn)行芯片的放置、封裝與測(cè)試即可。這將為客戶(hù)帶來(lái)巨大的成本優(yōu)勢(shì)，可以在安裝內(nèi)存、高帶寬內(nèi)存之前，先對(duì)GPU或CPU進(jìn)行復(fù)雜測(cè)試，當(dāng)構(gòu)建這些非常復(fù)雜的結(jié)構(gòu)時(shí)，會(huì)有很多裸片需要堆疊，已知良好裸片（KGD）策略是非常關(guān)鍵的。并且，在第二代EMIB-T技術(shù)中，英特爾引入了TSV（硅通孔）技術(shù)，使橋接直接連接到下層基板，這樣可以實(shí)現(xiàn)直接的電力傳輸，并且可以集成電容器、電壓調(diào)節(jié)器等深度嵌入技術(shù)，提升供電能力。
此外，英特爾EMIB和Foveros技術(shù)能夠共存的根本原因在于密度差異。如果用戶(hù)需要非常小且密集的復(fù)雜技術(shù)，F(xiàn)overos可能比其他技術(shù)更具優(yōu)勢(shì)，甚至對(duì)于許多帶有內(nèi)存的多芯片復(fù)合體而言。同時(shí)，引腳間距也在不斷縮小，F(xiàn)CBGA封裝的引腳間距大約是100微米，現(xiàn)在縮小到了EMIB的55微米和45微米。對(duì)于Foveros Direct技術(shù)，英特爾正在研究實(shí)現(xiàn)9微米的銅對(duì)銅引腳間距，并且有計(jì)劃將其縮小到小于5微米，甚至更低的最終數(shù)值。
三星方面，最大的底氣則來(lái)自于在先進(jìn)封裝領(lǐng)域?qū)崿F(xiàn)存儲(chǔ)優(yōu)勢(shì)的延伸，專(zhuān)注于優(yōu)化HBM與邏輯芯片的物理距離（I-Cube/X-Cube），最大化帶寬并降低延遲（如AI訓(xùn)練芯片）。這點(diǎn)對(duì)于存儲(chǔ)依賴(lài)型客戶(hù)，特別是AI初創(chuàng)企業(yè)來(lái)說(shuō)非常有吸引力。
據(jù)了解，當(dāng)集成六個(gè)或更多高帶寬存儲(chǔ)器的時(shí)候，大面積ABF基板的制造難度會(huì)迅速增加，而且會(huì)導(dǎo)致生產(chǎn)效率下降，H-Cube可以解決這個(gè)問(wèn)題，能夠在ABF基板上疊加大面積的HDI基板結(jié)構(gòu)。H-Cube使得芯片和基板的焊錫球的間距縮短35%，縮小了ABF基本的尺寸，添加的HDI基板又確保了與系統(tǒng)板的連接。
三星還通過(guò)專(zhuān)有的信號(hào)/電源完整性分析，讓集成更多邏輯芯片和高帶寬存儲(chǔ)器的情況下，H-Cube也能保持穩(wěn)定的供電和信號(hào)傳輸，從而減少了損耗或失真，增加了該解決方案的可靠性。
此外，三星的 M-Series（無(wú)硅基板技術(shù)） 也是其顛覆傳統(tǒng)封裝材料的革命性創(chuàng)新，核心在于 “用有機(jī)復(fù)合材料替代硅中介層，實(shí)現(xiàn)高帶寬、低成本、超大尺寸集成”。
目前看來(lái)，三大巨頭的物理級(jí)創(chuàng)新已成為超越摩爾定律的關(guān)鍵戰(zhàn)場(chǎng)，而技術(shù)路線(xiàn)的分化正推動(dòng)AI芯片向更高集成度、更低功耗、更強(qiáng)靈活性加速演進(jìn)。
一定程度上而言，先進(jìn)封裝的潛力決定了AI算力的天花板。三巨頭競(jìng)爭(zhēng)的下一步，短期來(lái)看，臺(tái)積電仍然無(wú)敵，但CoWoS產(chǎn)能緊張或?qū)⑹浅钢猓S著AI芯片需求進(jìn)一步加大，需要持續(xù)觀望能否滿(mǎn)足大部分客戶(hù)需求。英特爾存在一定的趕超變量，IDM模式若能打通“設(shè)計(jì)-制程-封裝-基板”全鏈，有望憑借憑玻璃基板+背面供電顛覆格局。三星則持續(xù)押注存儲(chǔ)-邏輯集成路線(xiàn)，對(duì)它來(lái)說(shuō)，下一步HBM4堆疊商用的落地情況至關(guān)重要。
未來(lái)勝負(fù)：玻璃基板+硅光互連是重要方向
對(duì)于幾家半導(dǎo)體巨頭來(lái)說(shuō)，勝負(fù)在于：誰(shuí)能掌控“設(shè)計(jì)-制造-封裝”全鏈條協(xié)同優(yōu)化，誰(shuí)將主導(dǎo)AI算力時(shí)代。放眼未來(lái)，玻璃基板和硅光互連集成是重要的發(fā)展方向。
據(jù)稱(chēng)，臺(tái)積電正在根據(jù)NVIDIA需求為其未來(lái)的FOPLP（扇出型面板級(jí)封裝）開(kāi)發(fā)玻璃基板，該技術(shù)將在芯片尺寸和單位面積晶體管比例增加的情況下，實(shí)現(xiàn)諸多優(yōu)勢(shì)。
英特爾Navid Shahriari表示，基板是先進(jìn)封裝的核心，會(huì)持續(xù)受到關(guān)注。英特爾正在考慮使用更堅(jiān)硬的材料作為基板，因?yàn)殡S著基板變得更薄、面積更大，翹曲和剛性問(wèn)題變得更加突出。英特爾還在研究低損耗的基板核心材料，例如在基板上制作溝槽并嵌入電容器；同時(shí)，他們也在探索基板核心材料的創(chuàng)新，不過(guò)目前環(huán)氧樹(shù)脂仍是主要選擇。
三星方面，為了加快原型設(shè)計(jì)速度，據(jù)稱(chēng)正在開(kāi)發(fā)小于100x100毫米的玻璃單元，而不是使用510x515毫米的大尺寸玻璃面板。盡管較小的尺寸可能會(huì)影響效率，但它將使三星能夠更快地進(jìn)入市場(chǎng)。
硅光互連集成方面，三巨頭的核心目標(biāo)是解決AI算力爆發(fā)下數(shù)據(jù)傳輸的“帶寬墻”和“功耗墻”。從技術(shù)路線(xiàn)到商業(yè)落地，它們正通過(guò)光電共封裝（CPO）、光學(xué)芯粒（Optical I/O）等創(chuàng)新，推動(dòng)光信號(hào)替代電信號(hào)成為下一代芯片互連的主流。
臺(tái)積電與博通已經(jīng)利用3nm工藝成功試制了一項(xiàng)關(guān)鍵的CPO技術(shù)——微環(huán)調(diào)制器（MRM）。這一進(jìn)展為將CPO與高性能計(jì)算（HPC）或用于AI應(yīng)用的ASIC芯片集成鋪平道路，實(shí)現(xiàn)計(jì)算任務(wù)從電信號(hào)傳輸?shù)焦庑盘?hào)的重大飛躍。
NVIDIA已經(jīng)計(jì)劃，2025年下半年推出的GB300 芯片將開(kāi)始采用 CPO 技術(shù)，隨后推出的 Rubin 架構(gòu)也將采用該技術(shù)，旨在突破目前 NVLink 72 互連（最多可連接72個(gè)GB200芯片）的限制，提升通信質(zhì)量，緩解 HPC 應(yīng)用中的信號(hào)干擾和過(guò)熱問(wèn)題。
英特爾去年已經(jīng)展示了完全集成的OCI（光學(xué)計(jì)算互連）芯粒，可與英特爾CPU封裝在一起。該OCI芯粒可在最長(zhǎng)可達(dá)100米的光纖上，單向支持64個(gè)32Gbps 通道，有望滿(mǎn)足AI基礎(chǔ)設(shè)施日益增長(zhǎng)的對(duì)更高帶寬、更低功耗和更長(zhǎng)傳輸距離的需求。它將有助于實(shí)現(xiàn)可擴(kuò)展的CPU和GPU集群連接，和包括一致性?xún)?nèi)存擴(kuò)展及資源解聚的新型計(jì)算架構(gòu)。這項(xiàng)突破性進(jìn)展，有助于客戶(hù)將硅光共封互連方案無(wú)縫集成到下一代計(jì)算系統(tǒng)中，提高帶寬、降低功耗并延長(zhǎng)傳輸距離。
三星的代工部門(mén)也正在加緊開(kāi)發(fā)名為“I-CubeSo”和“I-CubeEo”的先進(jìn)硅光子學(xué)工藝，三星晶圓代工部門(mén)總裁指出，硅光子技術(shù)可最大限度發(fā)揮芯片性能，在數(shù)據(jù)中心等需要高速傳輸?shù)念I(lǐng)域，可減少信號(hào)損失，解決散熱問(wèn)題，預(yù)計(jì)三星將在2027年完成硅光子技術(shù)。
寫(xiě)在最后
先進(jìn)封裝正在成為半導(dǎo)體最重要的賦能技術(shù)之一，特別是對(duì)于高端AI芯片來(lái)說(shuō)更是如此。
傳統(tǒng)芯片制造周期即將發(fā)生徹底變革，芯片行業(yè)結(jié)構(gòu)的主要變化將主要體現(xiàn)在以下兩方面：先進(jìn)封裝將成為一個(gè)對(duì)系統(tǒng)性能至關(guān)重要的差異化驅(qū)動(dòng)因素；同時(shí)，先進(jìn)封裝設(shè)計(jì)貢獻(xiàn)的價(jià)值份額將顯著上升，突出其戰(zhàn)略重要性。
未來(lái)，先進(jìn)封裝將會(huì)是更為復(fù)雜的制造過(guò)程，涉及通過(guò)EDA軟件設(shè)計(jì)和模擬封裝中的多個(gè)芯片。并且，創(chuàng)新材料亟需突破，以解決先進(jìn)封裝中眾多界面的熱膨脹和熱傳遞等問(wèn)題。并且，必須改進(jìn)封裝設(shè)備以滿(mǎn)足先進(jìn)封裝不斷減小的特征尺寸和不斷提高的精度要求。這些將是行業(yè)共同面臨的挑戰(zhàn)和探尋的出路。
