FSK調制解調器Verilog代碼Quartus仿真

名稱：FSK調制解調器Verilog代碼Quartus仿真

軟件：Quartus

語言：Verilog

代碼功能：

FSK調制解調器：

1、設計實現(xiàn)FSK調制功能，輸出2FSK調制波形。

2、使用2種不同頻率的正弦波。

3、對FSK調制波形進行解調，能正確解調出原信號。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

演示視頻：

設計文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. Testbench

5. 仿真圖

整體仿真圖

解調模塊仿真圖

部分代碼展示:

//FSK解調模塊
module?FSK_demodulation(
input?clk,//時鐘250KHz
input?reset,
input?[11:0]sin_out,//調制波形路(20K?和?10K)
output?reg?demodulation_signal//解調輸出信號
);
//解調原理：取FSK波形的信號最高位，最高位信號為方波信號，且占空比為50%左右
//20K?和?10K波形對應最高位方波信號的頻率也不相同，且其方波高電平時間也不相同
//不同的高電平時間對應不同頻率，根據(jù)該差異進行解調
reg?fsk2_bit;
reg?fsk2_buf;
//最高位信號為方波信號，且占空比為50%左右
always?@(posedge?clk)
???begin
??????if?(sin_out[11]?==?1'b0)//根據(jù)sin_out的最高位輸出fsk2_bit
?????????fsk2_bit?<=?1'b1;//輸出高電平
??????else
?????????fsk2_bit?<=?1'b0;//輸出低電平
???end
always?@(posedge?clk)
???fsk2_buf?<=?fsk2_bit;//將fsk2_bit通過D觸發(fā)器緩存
???
reg?[7:0]count;???
always?@(posedge?clk)
if(reset?==?1'b1)
count?<=?8'b00000000;//復位
else

點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=549