芯耀
391
碳化硅功率半導體在光伏、充電、電動汽車等行業(yè)得到了廣泛應用，其潛力毋庸置疑。然而，從當前高功率碳化硅MOSFET來看，仍存在一個難題：即如何實現(xiàn)平衡性能、魯棒性、可靠性和易用性的設計。比導通電阻是衡量SiC MOSFET技術先進性的關鍵參數(shù)，但其它標準，例如可靠性，也是制約器件表現(xiàn)的重要因素。對于不同的應用，導通電阻與可靠性之間的折衷也略有差異。因此，合理的器件定義應當保證設計靈活性，以滿足不同的任務需求，無需大量設計工作和設計布局變化。
談到可靠性，人們往往會認為SiC不如IGBT，但事實并非如此。在碳化硅MOSFET中，柵極氧化層可靠性和宇宙射線故障率共同決定了器件FIT率。英飛凌通過調(diào)研已售出的2300萬片的CoolSiC? MOSFET芯片的故障率 ，并與成熟的硅IGBT相比較，可以發(fā)現(xiàn)，CoolSiC?的每百萬分之一故障率更低。包括模塊和分立器件的所有產(chǎn)品系列都是如此。
柵氧化層厚度與缺陷
SiC ?MOSFET主要結構有平面型planar和溝槽型trench兩種。盡管業(yè)界流行的說法溝槽柵型器件在可靠性方面難度較高，但英飛凌使用獨特的辦法解決了這一問題。
我們觀察平面型和溝槽型的器件結構，都能夠發(fā)現(xiàn)在柵極（G）與硅片之間，有一層薄薄的氧化層，我們稱之為柵氧化層。別看這層氧化層的厚度不足100nm，卻在SiC MOSFET的設計中，起著十分重要的作用，關系到器件的閾值、導通電阻、柵極電壓范圍、可靠性等諸多參數(shù)。
我們對比了各廠家器件柵氧化層厚度，發(fā)現(xiàn)英飛凌SiC MOSFET柵氧化層厚度是所有SiC器件中最厚的，與硅基IGBT器件差不多，而平面柵SiC MOSFET柵氧化層厚度僅有40~50nm。
柵極氧化層厚度在SiC MOSFET可靠性和性能的權衡中起著重要作用。SiC的可靠性隨柵氧厚度上升而呈指數(shù)級上升趨勢，而導通電阻僅略微上升，因而CoolSiC? MOSFET實現(xiàn)了性能與可靠性的最佳平衡。使用較厚的柵極氧化層，只需犧牲很少的性能，就能換取可靠性的大幅提高。不論平面型DMOS，還是溝槽型TMOS的SiC MOSFET都遵循這樣的權衡曲線。
為何我們格外關注柵氧化層厚度？SiC 材料上形成的二氧化硅層，比硅材料上的二氧化硅存在更多的缺陷。直觀來看，這些缺陷的影響方式是使柵氧化層局部變薄，失效風險更高。為了消除存在此類缺陷的器件，最大程度上降低柵氧化層缺陷對器件性能的影響，保證器件的長期可靠性，英飛凌對柵氧化層實施篩選，即在生產(chǎn)之后對器件施加較高的柵極電壓，如果柵極氧化層中含有缺陷，那么該點的電場就會高于二氧化硅所能承受的臨界電場，導致有缺陷的芯片損壞或性能下降，而無缺陷的器件則不會受到影響，
篩選時所采用的電壓與額定柵極電壓的比例對于篩選的效率至關重要，并且在很大程度上取決于柵極氧化物的整體厚度。在這張圖中，我們可以看到X軸代表短時脈沖電壓，Y軸代表閾值電壓的變化，當向碳化硅MOSFET芯片施加柵極-源極電壓時，會引入一個短時的正柵極應力，導致閾值電壓發(fā)生微小的正移，一旦門極電壓超過臨界值，就會發(fā)現(xiàn)閾值電壓開始顯著下降，此時，氧化物內(nèi)部達到臨界電場強度，引發(fā)內(nèi)部撞擊電離，這意味著，當電荷載流子在氧化物中被強烈加速時，它可以激活新的電荷載流子，并開始產(chǎn)生新的缺陷，因此，如果施加的電壓高于這個臨界柵極-源極電壓，篩選過程就會進一步損壞柵極氧化物。
為了更清楚地說明問題，我們來比較一下兩種不同的柵極氧化物，假設兩者具有相同的缺陷，由于臨界電壓取決于柵極氧化物的整體厚度。DMOS器件的柵氧化層較薄，當電壓升高時，較早達到臨界電場，因此，對較薄氧化物的器件施加的篩選電壓要低得多，所以一些具有嚴重臨界缺陷的器件仍然能通過篩選，這對于應用是十分不利的。對于較厚的氧化物，因為能夠施加更高的篩選電壓，更多的缺陷被高電壓篩選出來，而我們只向客戶交付篩選后未顯示任何損壞或變化的器件。通過在終測中剔除有缺陷的器件，客戶面臨的潛在可靠性問題就能被英飛凌遭受的微小良率損失所取代。
我們再比較一下不同供應商的篩選能力，如圖所示：
為確保比較的公平，應使用推薦使用電壓和脈沖電壓之間的比率，從圖中可以清晰地看到，英飛凌器件具有最高的柵極電壓，以脈沖柵電壓和使用柵電壓比為標準，這種改進的篩選可能性對失效率降低系數(shù)的影響更加明顯，到目前為止，英飛凌器件的故障率降低系數(shù)是最高的，比其他供應商高出近十倍，這使得我們的CoolSiC? MOSFET具有極低的故障率。
為什么溝槽柵可以使用更厚的柵氧化層
通過剛才的闡述，我們已經(jīng)了解到，溝槽柵結構具有更厚的柵氧化層，因此能采用更高的篩選電壓。那么為什么平面型結構普遍較低？
這是因為碳化硅在形成柵極氧化層的時候，SiC-SiO2界面之間存在較高態(tài)密度與氧化層陷阱，導致溝道電阻比較高。打個比方，電子在溝道上流過，好比汽車在公路上行駛。公路路面狀況越好，則車速越快；路面若全是坑，再好的車速度也起不來。
好在SiC是一種各向異性的晶體，不同的晶面上形成SiC-SiO2界面缺陷率是不同的。垂直晶面上SiC-SiO2界面態(tài)密度與氧化層陷阱較低，界面電氣性能更好。溝槽型的SiC MOSFET好比避開了坑洼的路面，在地下挖了一條光滑的隧道，因此電子遷移率更高，溝道電阻更低。
為降低溝道電阻，平面型SiC MOSFET往往采用較高的柵極驅(qū)動電壓，或者很薄的柵極氧化層，這使得柵極氧化層上的電場強度升高，較高的電場會加速器件老化，而這正是導致最終FIT率的主要原因。但與平面柵型相比，溝槽柵型碳化硅MOSFET的溝道電阻要小很多，也就是說，即使采用較厚的柵氧化層，仍能得到非常好的性能。
此外，決定任一技術閾值電壓變化等的重要參數(shù)，如溝道尺寸和摻雜，在垂直結構中都能更容易、更準確地控制。
總結
英飛凌著手開發(fā)碳化硅功率器件已有30年的歷程。英飛凌在設計之初就決定開發(fā)溝槽柵結構，而非更容易實現(xiàn)的平面柵設計，盡管開發(fā)溝槽柵需要更高深的工藝知識。英飛凌通過選擇具有較厚柵極氧化物的溝槽柵MOSFET，成功地將其可靠性特性融入器件設計中，從而實現(xiàn)了有效的缺陷篩選，而這一點是采用較薄柵極氧化物的其他器件設計所無法實現(xiàn)的，該決策使英飛凌實現(xiàn)了超越成熟硅技術的高可靠性，同時不會對關鍵性能參數(shù)產(chǎn)生負面影響，
推薦閱讀
《碳化硅何以英飛凌？—— SiC MOSFET性能評價的真相》
