芯耀
328
“在使用Chiplet技術后能更賺錢的產(chǎn)品，自然最適合Chiplet。”
可以說，IP產(chǎn)業(yè)鏈的出現(xiàn)本身就是一條“捷徑”，幫助芯片設計公司降低一定研發(fā)門檻的同時，也大大縮減了芯片開發(fā)周期。
而現(xiàn)在，在這條“捷徑”的基礎上，又發(fā)展出了一個分支——Chiplet（芯粒、小芯片），將芯片設計的門檻再一次地降低了一些。
并且，這還是一個“身家”數(shù)百億美元的新市場——2035年市場規(guī)模達到570億美元，相較2018年增長超88倍。
Chiplet，一種新形式的IP復用
所謂的“Chiplet”，用專業(yè)話術解釋，是將一類滿足特定功能的die（裸片），通過die-to-die內部互聯(lián)技術實現(xiàn)多個模塊芯片與底層基礎芯片封裝在一起，形成一個系統(tǒng)芯片，以實現(xiàn)一種新形式的IP復用。
簡單理解，其中的“靈魂”就兩個字——拼接，也因此，Chiplet得了一個“萬能膠”的稱號。
都是復用IP，Chiplet與傳統(tǒng)芯片IP有什么不同呢？
傳統(tǒng)IP供應模式中，如果要設計一個系統(tǒng)級芯片，企業(yè)需要從不同的IP供應商處購買一些IP，并結合自研的模塊集成為一個SoC，接著在5nm、7nm或某一個工藝節(jié)點上完成芯片的設計和生產(chǎn)。
但其實，在不怎么影響性能的前提下，除了邏輯計算單元需要依賴先進制程，其他部分對于制程工藝的要求并不高。也因此，Chiplet開始吸引關注。
此時，企業(yè)從供應商處買到的不再是IP，而是將IP已經(jīng)模塊化處理、具備單一功能的計算單元或功能單元，也就是芯粒。同時，每顆芯粒也不再強求統(tǒng)一制造工藝，而是各自選擇最合適的工藝制程進行制造，接著基于先進封裝技術將各芯粒彼此互聯(lián)，最后這些不同功能、不同工藝制造的芯粒封裝成一個SoC芯片。
也因為各芯粒不需要全部都采用先進制程在一塊晶圓上進行一體化制造，所以采用Chiplet后，芯片的制造成本也相應下降。
站在芯片企業(yè)的角度，采用Chiplet并不只是“便利性”這么簡單。在于昨日由鎂客網(wǎng)、世界半導體大會組委會聯(lián)合主辦的線上分享活動“M-TECH 后摩爾時代，國產(chǎn)Chiplet與IP發(fā)展之路”上，芯原股份業(yè)務運營高級副總裁汪洋表示，Chiplet有望解決四大產(chǎn)業(yè)發(fā)展難題，依次是摩爾定律難以為繼，先進制程芯片設計成本、復雜度大幅提升，市場需求更加多樣化、創(chuàng)新周期縮短，應用端對定制芯片的需求不斷提升。
其中，與“便利性”相對應的就是第三點，因為Chiplet可以看作是硅片級的IP，企業(yè)僅需將多個已經(jīng)成功驗證的芯粒通過先進封裝技術進行封裝，即可得到相應的產(chǎn)品，即高效，也降低了芯片設計的難度和成本。
與此同時，這些芯粒也可以被重復運用到不同的芯片產(chǎn)品當中，有利于產(chǎn)品加快迭代的同時，也能夠更好地滿足市場對定制芯片的需求。
既然優(yōu)勢這么多，那Chiplet是不是可以應用到所有芯片產(chǎn)品中？并不是。
什么樣的芯片適合Chiplet？
針對這個問題，芯動科技技術總監(jiān)/首席Chiplet架構師高專并沒有直接回答，而是拿產(chǎn)品舉例稱，“最先采用Chiplet的是高端CPU、GPU、高性能計算以及超算的大型AI芯片等，它們第一個是對性能有高追求，第二個是非常渴望先進工藝，包括對內存帶寬、功耗等性能的追求都比較極致。”
當然了，也有一些其他領域，比如智能手機、消費電子之類，如果采用Chiplet之后能夠在提高性能的同時做到成本下降，又或者得到相應的收益，那必然是合適的，“只是，比照當前Chiplet的代價，這些領域暫時還用不到它。”
至于所謂的“代價”，最直接體現(xiàn)在成本了。正如汪洋所說，Chiplet適用于大芯片已經(jīng)是業(yè)內的共識，但是具體是多大的芯片，則需要進行評估。
此前清華大學交叉院博士研究生馮寅瀟和清華大學交叉院助理教授馬愷聲發(fā)表了一篇有關Chiplet成本計算的論文，通過建立Chiplet精算師的成本模型對多芯片集成系統(tǒng)的成本效益進行精準評估。
結果發(fā)現(xiàn)，現(xiàn)階段的Chiplets方案只有在800平方毫米的大芯片上才真正有收益，且工藝制程越先進，收益效果越明顯。對于5nm芯片系統(tǒng)，當產(chǎn)量達到2千萬時，多芯片架構才開始帶來回報。
當前，采用Chiplet的都是一些高端應用，本身對于成本就不是那么的敏感。在高專看來，Chiplet走向大規(guī)模應用，第一個就是成本要降下來，至少要接近目前傳統(tǒng)封裝的成本；第二個要看整個應用場景，需要用到Chiplet的場景是不是很多；第三個就是一個被大家認可的接口標準，這是至關重要的，各自為政很難實現(xiàn)繁榮，只有被大家接受，并做到自由組合芯粒，產(chǎn)業(yè)才會變得非常繁榮。
而說到標準，就在3月份，英特爾聯(lián)合10家頭部芯片公司宣布成立UCIe產(chǎn)業(yè)聯(lián)盟，制定了標準規(guī)范“UCIe”，共同打造Chiplet互連標準、推進開放生態(tài)。截至目前，一個多月過去了，除了初始成員，國內包括芯原股份在內的多家國產(chǎn)廠商也已經(jīng)陸續(xù)加入該聯(lián)盟。于整個生態(tài)而言，這將加速推動開放的Chiplet平臺發(fā)展，并橫跨x86、Arm、RISC-V等架構和指令集。
此時，也給國產(chǎn)芯片帶來了一個很好的機會。
就Chiplet來看，“它最主要的目的就是將許多經(jīng)常用到的一些模塊設計好、驗證好，讓用戶可以直接拿去做自己的系統(tǒng)級產(chǎn)品。”Imagination中國區(qū)戰(zhàn)略市場與生態(tài)副總裁時昕表示。
而這對于國內許多芯片創(chuàng)業(yè)公司來說，就是一個機會，“他們可能本身沒有足夠的精力和資源去研究AI相關等IP，就可以基于我們這些模塊的基礎，將自己的主要精力放在對場景的理解上，繼而快速地推出更多貼近用戶的系統(tǒng)級產(chǎn)品。”
當然了，不僅僅是針對芯片設計公司，站在IP廠商的角度，Chiplet的出現(xiàn)也是在驅動他們在產(chǎn)品和業(yè)務上做出改變。僅就產(chǎn)品而言，如果以往產(chǎn)品以軟核形式提供，如今就是將軟核以硬核的方式提供，這就對IP廠商的IP質量和芯片設計能力提出了高要求。
