PWM電機(jī)控制器Verilog代碼Quartus仿真

名稱：pwm電機(jī)控制器Verilog代碼Quartus仿真

軟件：Quartus

語言：Verilog

代碼功能：向給他輸入一個(gè)01信號(hào)，輸出一個(gè)讓直流電機(jī)轉(zhuǎn)動(dòng)的仿真波形（占空比為80%）；給他輸入一個(gè)10，輸出一個(gè)讓伺服電機(jī)停止轉(zhuǎn)動(dòng)的波形。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

演示視頻：

設(shè)計(jì)文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. 仿真圖

部分代碼展示:

//輸入一個(gè)01信號(hào)，輸出一個(gè)讓直流電機(jī)轉(zhuǎn)動(dòng)的仿真波形（占空比為80%）；
//輸入一個(gè)10，輸出一個(gè)讓直流電機(jī)停止轉(zhuǎn)動(dòng)的波形
module?motor_pwm(
input?clk,//時(shí)鐘
input?rst_n,//復(fù)位
input?[1:0]?ctrl,//電機(jī)控制信號(hào)
output?ENA,//電機(jī)使能
output?IN1,//電機(jī)控制波形
output?IN2?//電機(jī)控制波形
);
reg?[7:0]?count;
always@(posedge?clk?or?negedge?rst_n)
if(~rst_n)
count<=8'd0;//復(fù)位
else?if(ctrl==2'b10)////輸入一個(gè)10，輸出一個(gè)讓直流電機(jī)停止轉(zhuǎn)動(dòng)的波形
count<=8'd0;
else?if(ctrl==2'b01)//輸入一個(gè)01信號(hào)，輸出一個(gè)讓直流電機(jī)轉(zhuǎn)動(dòng)的仿真波形
if(count>=8'd99)
count<=8'd0;//計(jì)數(shù)0~99
else
count<=count+8'd1;//計(jì)數(shù)
else
count<=8'd0;

點(diǎn)擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=491