Quartus交通燈設(shè)計Verilog代碼遠(yuǎn)程云端平臺

名稱：Quartus交通燈設(shè)計Verilog代碼遠(yuǎn)程云端平臺

軟件：Quartus

語言：Verilog

代碼功能：

交通燈設(shè)計：

主支干道車輛按規(guī)定時間交替運行，主干道每次通行 30秒，支干道每次通行 20秒，每次綠燈轉(zhuǎn)紅燈前要求黃燈亮 5秒，而紅燈保持不變。

用發(fā)光二極管模擬兩組紅綠燈。用七段顯示器顯示每種狀態(tài)持續(xù)的時間。 黃燈亮?xí)r按 1H頻率閃爍，加裝使系統(tǒng)歸零按鍵，加裝蜂鳴器 (綠燈亮1秒響結(jié)束前 2秒停）。

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

本代碼已在遠(yuǎn)程云端平臺驗證，遠(yuǎn)程云端平臺如下，其他遠(yuǎn)程云端平臺可以修改管腳適配：

演示視頻：

設(shè)計文檔：

1. 工程文件

2. 程序文件

3. 程序編譯

4. RTL圖

5. 管腳分配

6. Testbench

7. 仿真圖

整體仿真圖

分頻模塊

控制模塊

倒計時模塊

顯示模塊

部分代碼展示:

`timescale?1?ns/?1?ps
module?traffic_light_vlg_tst();
reg?clk;
reg?reset;
//?wires???????????????????????????????????????????????
wire?branch_green;
wire?branch_red;
wire?branch_yellow;
wire?[7:0]??duanxian;
wire?main_green;
wire?main_red;
wire?main_yellow;
wire?[3:0]??weixuan;
?????????????????????????
traffic_light?i1?(
//?port?map?-?connection?between?master?ports?and?signals/registers???
.branch_green(branch_green),
.branch_red(branch_red),
.branch_yellow(branch_yellow),
.clk(clk),
.duanxian(duanxian),
.main_green(main_green),
.main_red(main_red),
.main_yellow(main_yellow),
.reset(reset),
.weixuan(weixuan)
);
initial????????????????????????????????????????????????
begin??????????????????????????????????????????????????
reset=1;//復(fù)位
#100;
reset=0;?????????????????????
end??
??????????????????????????????????????????????????
always???????????????????????????????????????????????????????????????????
begin??????????????????????????????????????????????????
clk=0;
#10;
clk=1;
#10;??????????????????????????????????????????
end????????????????????????????????????????????????????
endmodule

點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=365