未來(lái)芯片制造將更依賴(lài)刻蝕而非光刻？

近期，英特爾一位高管拋出一個(gè)頗具爭(zhēng)議的觀(guān)點(diǎn)：未來(lái)的晶體管設(shè)計(jì)（如GAAFET和CFET）可能降低芯片制造對(duì)先進(jìn)光刻設(shè)備，特別是ASML的極紫外（EUV）光刻機(jī)的依賴(lài)。這一論斷挑戰(zhàn)了當(dāng)前先進(jìn)芯片制造領(lǐng)域?qū)UV技術(shù)“不可或缺”的普遍認(rèn)知，引發(fā)了業(yè)界的廣泛討論。

英特爾高管：晶體管設(shè)計(jì)將提升刻蝕技術(shù)的重要性

據(jù)投資研究平臺(tái)Tegus信息披露，一位不愿透露姓名的英特爾董事指出，GAAFET（環(huán)繞柵極場(chǎng)效應(yīng)晶體管）和CFET（互補(bǔ)場(chǎng)效應(yīng)晶體管）等新型晶體管設(shè)計(jì)，將更多地依賴(lài)光刻后的制造步驟，尤其是刻蝕技術(shù)，從而降低光刻技術(shù)在制造高端芯片中的整體重要性。

當(dāng)前芯片制造流程中，光刻是第一步，負(fù)責(zé)將電路設(shè)計(jì)圖案轉(zhuǎn)移到硅晶圓上。隨后，通過(guò)沉積和刻蝕等工藝來(lái)固化這些設(shè)計(jì)。沉積是添加材料，而刻蝕則是選擇性地去除材料，最終形成晶體管和電路。

該英特爾董事解釋稱(chēng)，目前的FinFET（鰭式場(chǎng)效應(yīng)晶體管）設(shè)計(jì)中，晶體管連接到底部的絕緣材料，電流通過(guò)柵極控制。而GAAFET設(shè)計(jì)則將柵極“包裹”在晶體管周?chē)?，晶體管組并聯(lián)排列。更先進(jìn)的CFET設(shè)計(jì)則將晶體管組垂直堆疊，極大節(jié)省了晶圓空間。

他強(qiáng)調(diào)，GAAFET和CFET設(shè)計(jì)由于其柵極從四面八方“包裹”晶體管的特性，使得橫向去除晶圓上多余材料的刻蝕過(guò)程變得至關(guān)重要。這意味著，與其通過(guò)增加晶圓在光刻機(jī)上的時(shí)間來(lái)縮小特征尺寸，不如將更多精力放在通過(guò)精密刻蝕去除材料上。這表明，未來(lái)芯片制造的重心可能會(huì)從單純追求光刻的極限分辨率，轉(zhuǎn)向光刻與刻蝕協(xié)同優(yōu)化，甚至刻蝕扮演更關(guān)鍵的角色。

臺(tái)積電：High-NA EUV的經(jīng)濟(jì)性考量

無(wú)獨(dú)有偶，在不久前舉行的臺(tái)積電2025年度技術(shù)論壇歐洲場(chǎng)上，當(dāng)被問(wèn)及是否計(jì)劃將High-NA EUV設(shè)備用于即將推出的A14制程及未來(lái)制程時(shí)，臺(tái)積電業(yè)務(wù)開(kāi)發(fā)、全球業(yè)務(wù)資深副總經(jīng)理暨副共同營(yíng)運(yùn)長(zhǎng)張曉強(qiáng)給出了謹(jǐn)慎的回應(yīng)。他表示，公司尚未找到令人信服的理由。

張曉強(qiáng)指出，A14制程的強(qiáng)化提升，在不使用High-NA EUV的情況下也能取得顯著進(jìn)展。臺(tái)積電的技術(shù)團(tuán)隊(duì)正在努力尋找方法，通過(guò)利用規(guī)模效益來(lái)延長(zhǎng)現(xiàn)有（低數(shù)值孔徑）EUV設(shè)備的壽命。只要他們能持續(xù)找到這種方法，就沒(méi)有必要使用昂貴的High-NA EUV。

目前，在學(xué)術(shù)界和研究機(jī)構(gòu)，除了主流的EUV路線(xiàn)，也在持續(xù)探索其他潛在的納米制造技術(shù)和創(chuàng)新方法。包括定向自組裝(Directed Self-Assembly,DSA)，一種利用材料自身屬性進(jìn)行納米圖案化的技術(shù)，可以在某些應(yīng)用中作為光刻的補(bǔ)充或替代方案，實(shí)現(xiàn)更精細(xì)的結(jié)構(gòu)；納米壓印光刻(Nanoimprint Lithography,NIL)，通過(guò)物理壓印的方式直接復(fù)制納米級(jí)圖案，具有成本較低的潛力，但在大規(guī)模生產(chǎn)和缺陷控制方面仍面臨挑戰(zhàn)；電子束光刻(Electron Beam Lithography,EBL)，雖然速度慢，不適合大規(guī)模量產(chǎn)，但其極高的分辨率使其在研發(fā)和小批量生產(chǎn)中仍有應(yīng)用，并為未來(lái)技術(shù)提供探索方向。

ASML：EUV仍然是關(guān)鍵推動(dòng)力

ASML的EUV光刻機(jī)是目前生產(chǎn)7納米及更先進(jìn)工藝芯片的基石，其能夠?qū)O其微小的電路圖案精確打印在硅片上。EUV技術(shù)集成了多項(xiàng)復(fù)雜跨學(xué)科技術(shù)，方能實(shí)現(xiàn)成本效益的量產(chǎn)。據(jù)悉，一臺(tái)High-NA EUV光刻機(jī)造價(jià)超過(guò)4億美元，幾乎是目前晶圓廠(chǎng)中最昂貴設(shè)備價(jià)格的兩倍。因此，芯片制造商在引入High-NA EUV時(shí)，必須仔細(xì)評(píng)估其在速度和精確度方面帶來(lái)的效益，是否能抵消其高昂的成本。

盡管ASML在EUV技術(shù)研發(fā)上投入巨大，并最終放棄了其他技術(shù)路徑，但截至目前，尚無(wú)可靠數(shù)據(jù)顯示有其他成熟的EUV系統(tǒng)正在開(kāi)發(fā)中。

ASML透露，目前全球僅有五臺(tái)High-NA EUV正式出貨，客戶(hù)包括英特爾、臺(tái)積電和三星。據(jù)ASML公布的2025年第一季度財(cái)報(bào)，公司實(shí)現(xiàn)凈銷(xiāo)售額77億歐元，毛利率54%，凈利潤(rùn)達(dá)24億歐元。第一季度新增訂單金額為39億歐元，其中12億歐元為EUV光刻機(jī)訂單。

ASML計(jì)劃在2025年再出貨5臺(tái)High-NA EUV設(shè)備，并計(jì)劃未來(lái)幾年將年產(chǎn)量提升至20臺(tái)。ASML總裁兼首席執(zhí)行官傅恪禮（Christophe Fouquet）在財(cái)報(bào)會(huì)議上表示，他預(yù)期客戶(hù)將在2026-2027年準(zhǔn)備好量產(chǎn)測(cè)試High-NA EUV。

結(jié) 語(yǔ)

英特爾關(guān)于晶體管設(shè)計(jì)可能降低對(duì)光刻依賴(lài)的觀(guān)點(diǎn)，與臺(tái)積電對(duì)High-NA EUV經(jīng)濟(jì)效益的審慎態(tài)度，共同揭示了半導(dǎo)體產(chǎn)業(yè)在追求摩爾定律極限時(shí)，所面臨的技術(shù)演進(jìn)與成本效益的復(fù)雜權(quán)衡。未來(lái)芯片制造的重心可能不僅僅是光刻分辨率的提升，更在于光刻、刻蝕以及新型晶體管設(shè)計(jì)之間的協(xié)同優(yōu)化，以在性能、功耗和成本之間找到最佳平衡點(diǎn)。行業(yè)各方將密切關(guān)注這些技術(shù)發(fā)展趨勢(shì)，以及它們?nèi)绾沃厮芪磥?lái)的芯片制造格局。