芯耀
418
隨著芯片規(guī)模持續(xù)擴大，設計復雜度不斷提升，EDA軟件的發(fā)展卻未能同步跟上。
最新統(tǒng)計數(shù)據(jù)顯示，芯片首次流片成功率再創(chuàng)新低，僅為14%。此前為28%，更早是30%，幾乎每年都在下滑。
這無疑說明：EDA軟件尚未滿足芯片復雜度日益提升的設計需求。
與此同時，臺積電的?1.4nm?工藝成本也在飛漲。據(jù)最新報道，其單次流片成本已高達?4.5 萬美元，比上一代最先進的?2nm?工藝（約?3 萬美元）上漲了50%。
在我看來，這已是一個信號——工藝技術(shù)正在逼近極限，成本失控，增長呈指數(shù)級。
眾所周知，雖然制程節(jié)點數(shù)字看似在不斷“進步”，但實際上更多是數(shù)字游戲。當前所謂的“先進制程”，往往是在原有工藝上做一些局部優(yōu)化，然后換個名字。即使如此，成本仍難壓制。整個產(chǎn)業(yè)已進入深水區(qū)，寸步難行。
與此同時，曾能與臺積電競爭的三星也逐漸掉隊。如今只剩臺積電一枝獨秀，但它獨自扛起先進制程大旗的局面還能撐多久？尚難預料。
一邊是設計復雜度飛漲，一邊是制程技術(shù)觸頂，對于 EDA 行業(yè)而言，這是挑戰(zhàn)，也是窗口期。工藝進步放緩甚至停滯，意味著市場格局可能重構(gòu)，EDA 產(chǎn)業(yè)正站在歷史的轉(zhuǎn)折點上。
國產(chǎn) EDA 正在抓住這次機會。例如，合見工軟等公司已開放部分工具免費使用，目的就是盡快鋪開市場。這招很聰明——先培養(yǎng)使用習慣，后期再通過商業(yè)化逐步回收成本。
事實上，國際 EDA 巨頭當初進中國市場時也干過類似的事。一邊和高校合作，免費授權(quán)；一邊默許市場存在盜版。目的很明確：先培養(yǎng)用戶、占住陣地。等芯片公司做大做強了，再回過頭來收費，甚至補收過去的賬。
這一策略非常奏效，目前全球 EDA 市場?80%?被?新思科技（Synopsys）、楷登電子（Cadence）、西門子（Siemens EDA）?三巨頭牢牢掌控。
在先進工藝支持方面，國產(chǎn)廠商也在努力追趕。
概倫電子稱其核心技術(shù)已支持 7nm、5nm、3nm?等先進節(jié)點，以及?FinFET、FD-SOI、GAA?等晶體管結(jié)構(gòu)；中科院微電子所的平臺也已支持?28nm HKMG?的物理驗證，DFM 工具已被華為海思采購，并在中芯國際進行國產(chǎn)替代驗證。
雖然我們與全球頂級仍有差距，但好消息是：先進制程的前進已近極限，國產(chǎn) EDA 的追趕并非遙不可及。
流片成功率下降說明，芯片設計復雜度的提升仍在加速，對 EDA 工具提出更高要求。這對全球 EDA 行業(yè)是巨大挑戰(zhàn)，對國產(chǎn) EDA 更是一次歷史性機遇。
如何更好的利用 AI ，是一個可能實現(xiàn)“彎道超車”的關鍵點。
