雖然近期臺積電高管表示,臺積電接下來的A16/A14制程都不會采用ASML售價高達4億美元的High NA EUV光刻機(具有0.5數(shù)值孔徑),但是英特爾則已經(jīng)決定在其下一代的Intel 14A制程上選擇采用High NA EUV光刻機進行量產(chǎn)。與此同時,為了解決為了的1nm以下制程的制造問題,ASML正在積極的研發(fā)具有0.75NA的Hyper NA EUV光刻機,這也意味著其將面臨更大的技術挑戰(zhàn),要知道ASML花了約20年的時間才成功推動標準型EUV光刻機的規(guī)模商用。
PSoC(Programmable System on Chip)芯片是一種高度集成的可編程系統(tǒng)級芯片,由美國賽普拉斯半導體公司(Cypress Semiconductor Corporation)開發(fā)。它結合了微控制器(MCU)、數(shù)字邏輯、模擬信號處理和存儲器等多種功能,能夠在單個芯片上實現(xiàn)復雜的系統(tǒng)功能。以下是PSoC芯片的主要特點:
Ciena聯(lián)合Vertical Systems Group報告顯示,受AI驅動,400G波長服務需求將在2029年前激增,同時100G circuits持續(xù)穩(wěn)定增長。托管光纖網(wǎng)絡(MOFN)成為超大規(guī)模企業(yè)數(shù)據(jù)中心建設新趨勢。
在半導體 SiGe 工藝中,分兩步生長低摻雜 Ge 層和高摻雜 Ge 層主要基于以下多方面的工藝優(yōu)化需求:晶格常數(shù)差異:Ge的晶格常數(shù)(5.66 ?)比Si(5.43 ?)大約4%,直接在 Si 襯底上生長高摻雜 Ge 層會因晶格失配產(chǎn)生高應力,導致位錯等缺陷。第一步低摻雜 Ge 層作為緩沖層,通過較低的摻雜濃度和漸變的 Ge 含量(如從 Si 到 SiGe 的過渡),逐步釋放晶格應力,為后續(xù)高摻雜層提供穩(wěn)定的生長基礎。
芯聯(lián)集成榮膺TMC2025“2025年度創(chuàng)新技術大獎”。 6月12日,在第十七屆國際汽車動力系統(tǒng)技術年會上,芯聯(lián)集成憑借其1500V SiC MOS 灌膠模組系列產(chǎn)品,斬獲組委會頒發(fā)的“2025年度創(chuàng)新技術”大獎。 該獎項是對芯聯(lián)集成在車規(guī)級功率半導體領域卓越產(chǎn)品力與領先技術力的高度認可。 作為中國規(guī)模最大、最具影響力的汽車動力系統(tǒng)技術盛會,本屆年會由中國汽車工程學會主辦,匯聚了180余家國內外頂